メモリのボトルネック：HBMの物理的限界がAIインフラにもたらす世代交代
エージェント型AIがDRAM銘柄の構造的な再評価を迫る
従来のメモリサイクルは終焉を迎えた。DRAM関連銘柄は、伝統的な景気循環型の株価純資産倍率（PBR）重視の評価から、構造的な成長を織り込む株価収益率（PER）モデルへと根本的な再評価を迫られている。その最大の触媒は、エージェント型AIの商用化であり、今後5年間でメモリ需要を構造的に5倍へ押し上げると予測される。歴史的にメモリ業界は、家電製品の需要先食いやそれに続く供給過剰に左右される、過酷な好不況の波にさらされてきた。2018年や2022年のPC・スマートフォン市場における深刻な在庫調整局面がその証左だ。しかし、現在の需要プロファイルは消費者の動向から切り離されている。ハイパースケーラーが2028年以降を見据えたAIインフラのロードマップを策定し、長期的かつ継続的な設備投資を確約しているためだ。
さらに、AIメモリのユニットエコノミクスは、供給側の力学を恒久的に変容させた。広帯域メモリ（HBM）は標準的なDRAMの約3倍のウェハー容量を消費するため、メモリ全体の供給能力を構造的に圧迫し、業界全体に厳格な資本規律を強いている。現在、メモリメーカーはプレミアムHBM製品で80%近い粗利益率を確保している。仮に将来、標準的なLPDDRが市場シェアを回復し、利益率が60%程度まで圧縮されたとしても、容量ベースで3倍の増加が見込まれるため、DRAMメーカーの絶対利益は2.25倍に拡大する計算となる。この極めて有利な数学的現実は、セクターの収益性に長期的な下支えをもたらし、過去に業界を悩ませた需要の急落からサプライヤーを実質的に保護する。
HBMのイノベーションの壁と光伝送への不可避な移行
HBMは生成AIブームの初期段階における重要なイネーブラー（実現技術）であったが、物理的および経済的な限界点に急速に近づいている。工学的な観点から見れば、HBMはI/O密度問題に対する根本的に欠陥のある解決策だ。このアーキテクチャは垂直積層とシリコン貫通電極（TSV）に依存しており、これが深刻な寄生バンプ容量を引き起こす。この容量が物理的な速度低下要因となり、信号の完全性を著しく損なう。結果として、帯域幅の需要拡大に伴い、物理層（PHY）の消費電力が許容不可能なレベルまで急増する。そのため、HBMは今後7〜10年以内にピーク時から最大90%のボリューム減となり、最終的には淘汰されると予測される。
このアーキテクチャ上の限界は、HBM4の混沌とした立ち上げ過程で露呈した。Nvidiaが次期「Vera Rubin」アーキテクチャ向けに、GPUあたり288GBのHBM4を搭載し、システム帯域幅で20TB/s超を目指すという、毎秒11ギガビットという過酷なピン速度を要求したことで、当初のJEDEC仕様は即座に陳腐化した。メモリサプライヤーは、この土壇場での要求に翻弄された。SK Hynixは台湾積体電路製造（TSMC）のN12プロセスノードを用いてベースダイの再設計（リピン）を最大6回繰り返したと報じられ、Micronは自社DRAMプロセスの活用を試みたものの深刻な不具合に直面した。当面のギャップを埋めるため、業界はマイクロバンプを完全に排除する高コストなハイブリッドボンディング技術の導入を余儀なくされているが、これはパッケージ内にメモリを封じ込めるという根本的なアーキテクチャの欠陥を一時的に隠蔽しているに過ぎない。
コパッケージド・オプティクス（CPO）とメモリ分離の革命
AIの帯域幅危機に対する長期的な解決策は、コパッケージド・オプティクス（CPO）と汎用LPDDR PHYを用いたメモリプールの完全な分離（ディスアグリゲーション）にある。2026年の国際固体素子回路会議（ISSCC）でのNvidiaの技術発表でも裏付けられた通り、将来の標準は、クロックフォワード型のSerDesが直接光接続を駆動する方式に移行する。レイテンシの大きい受信イコライザー部品を排除し、シンプルなトランスインピーダンスアンプに置き換えることで、インターコネクトはビットあたり3ピコジュール以下の効率を達成し、最大30メートルの伝送距離を実現できる。このパラダイムシフトにより、メモリはASICパッケージから解放され、ロジックチップの熱設計余裕（サーマルヘッドルーム）が大幅に拡大するとともに、データセンター全体で標準的なLPDDRを動的に割り当てることが可能になる。
この構造的な転換は、BroadcomやMarvellといったネットワーキングIPおよびカスタムシリコン設計のリーディングカンパニーに巨大な機会をもたらす。両社はカスタムAI ASICの共同設計市場の約95%を支配しており、CPO移行に不可欠なシリコンフォトニクスIPを保有している。Broadcomの勢いは凄まじく、2027会計年度にはAI関連の年間売上高が1,000億ドルに達する見通しだ。同様にMarvellも、業界初の102.4Tbps AIスイッチシリコンを軸に、カスタムシリコン部門の売上高が2029会計年度までに100億ドルを超えると予想している。さらに、Positronのような俊敏な挑戦者は、汎用LPDDR5Xと新規アーキテクチャを組み合わせることで、既存のどのAI ASICよりもミリメートルあたりのメモリ帯域幅を最大化し、HBMの限界を完全に回避することに成功している。
純粋専業メーカーに対するSamsungの構造的な優位性
業界がレガシーなHBMの限界から、高度に統合された光ソリューションへと舵を切る中で、「ビッグ3」メモリメーカー間の競争力は二極化する。2026年第2四半期時点で、SK HynixはNvidiaのVera Rubinプラットフォームとの長期的共同開発契約を背景に、HBM市場で推定58%のシェアを握る。SamsungとMicronはそれぞれ約21%で追随するが、エンジニアリングと長期的な資本投下の観点では、Samsungが究極の構造的勝者となる位置にいる。
Samsung Electronicsは、社内にロジックファウンドリ（デバイスソリューション部門）を擁し、高速インターフェースIPに深い知見を持つ唯一の主要DRAMメーカーだ。HBM4の認定プロセスにおいて、Samsungは自社の「SRF4X」ロジックノードを活用し、競合他社よりもはるかに効率的に寄生容量を抑制するトランジスタ性能を確保できた。極めて重要な点として、Samsung Foundryは300mmシリコンフォトニクスプラットフォームの量産準備が整ったことを正式に発表しており、2029年までにCPOのターンキーサービス提供を強力に推進している。メモリの未来はASIC、光PHY、メモリコントローラーにまたがる厳格なエンドツーエンドのチャネル共同設計にかかっており、スタック全体を社内で最適化できるSamsungの能力は、他社にはない比類なき優位性となる。
対照的に、SK HynixとMicronは利益率の存続に関わる脅威に直面している。高度なロジックファウンドリを持たない純粋なメモリ専業ベンダーである両社は、ますます複雑化するベースダイの製造をTSMCの高コストなN3ノードに依存せざるを得ず、利益率が恒久的に圧迫される。さらに深刻なのは、社内にシリコンフォトニクスや高速信号処理の専門知識を欠いていることであり、目前に迫る光伝送への転換に対して極めて脆弱である。SK HynixはNvidiaの短期的なHBMロードマップに過度に依存しており、データセンターアーキテクチャがパッケージ内メモリを捨て、Samsungがファウンドリのエコシステムを構築して支援する「分離型光メモリプール」へと急速に移行した場合、深刻な構造的リスクを抱えることになる。