Das neue Fundament des Angström-Zeitalters: Wie TSMC, ASML und imec mit 2D-Materialien die Halbleiter-Roadmap neu schreiben
1. Das Ende der „Moore’s Wall“-These: 2D-Materialien erreichen die Großserienfertigung
Für langfristige Investoren in Halbleiter-Investitionsgüter und fortschrittliche Foundries galt die physikalische Grenze des Siliziums seit jeher als das ultimative Schreckgespenst. Wenn die Länge von Logikgattern in den Bereich weniger Nanometer und schließlich in die Angström-Ära schrumpft, leiden Siliziumkanäle unter massiven Leckströmen im ausgeschalteten Zustand, die durch direktes Tunneln von der Source zum Drain verursacht werden. Die gemeinsame Ankündigung von imec, ASML und der Taiwan Semiconductor Manufacturing Company auf dem IEEE/JSAP Symposium on VLSI Technology and Circuits 2026 neutralisiert dieses existenzielle Risiko nun. Durch die erfolgreiche Demonstration eines 300-mm-Wafer-Integrationsprozesses für 2D-Übergangsmetall-Dichalkogenide (TMDs) – insbesondere unter Verwendung von Molybdändisulfid (MoS₂) für n-Typ- und Wolframdisulfid/diselenid (WS₂/WSe₂) für p-Typ-Transistoren – hat das Konsortium einen klaren Pfad für die Skalierung von Logikbausteinen jenseits der Siliziumgrenzen aufgezeigt.
Was diese Entwicklung von einem bloßen akademischen Forschungsprojekt unterscheidet, ist die Skalierbarkeit und Ausbeute. Die Partnerschaft erreichte einen „Contacted Poly Pitch“ (CPP) von 50 nm und eine Kanallänge von 28 nm bei einer beeindruckenden Transistorausbeute von 94 % unter Verwendung von Single-Patterning-Extrem-Ultraviolett-Lithografie (EUV). Da TMD-Materialien buchstäblich nur ein Atom dick sind, bieten sie eine überlegene elektrostatische Kontrolle ohne das sperrige Volumen herkömmlichen Siliziums, wodurch Leckströme nahezu auf Null reduziert werden. Laut der aktuellen Logik-Roadmap von imec werden 2D-Materialien zwar erst ab etwa 2034 in Complementary Field-Effect Transistor (CFET)-Architekturen einfließen, doch sie bilden die zwingende Grundlage für die 0,2-nm-Knoten, die für die 2040er Jahre geplant sind. Wir betrachten diesen Meilenstein vom Labor in die Fabrik als eine fundamentale Entschärfung der langfristigen Risiken in der Halbleiter-Roadmap, die den Weg für eine kontinuierliche Skalierung der KI-Rechenleistung über die nächsten zwei Jahrzehnte ebnet.
2. ASML: Vom Lithografie-Monopolisten zum Ökosystem-Gatekeeper
Dieser Durchbruch hat tiefgreifende Auswirkungen auf den Endwert von ASML. Als reines Monopol im Markt für EUV-Lithografie basiert das Geschäftsmodell von ASML auf der ökonomischen Rechtfertigung, dass die Verkleinerung von Transistordimensionen weiterhin Leistungs- und Effizienzvorteile bringt, was Foundries dazu zwingt, High-NA- und künftig Hyper-NA-EUV-Systeme zu erwerben. Skeptiker warnten lange vor einer „Skalierungsmauer“, an der die Physik des Siliziums weitere lithografische Verkleinerungen finanziell unrentabel machen würde. Die erfolgreiche Integration von 2D-Kanälen bei einem 50-nm-Pitch durchbricht diese Decke explizit.
Entscheidend ist, dass ASML bei dieser Demonstration nicht nur ein passiver Lieferant war; das Unternehmen optimierte aktiv den Single-Patterning-EUV-Prozess, um die für TMDs erforderlichen aggressiven Kanallängen von 28 nm zu ermöglichen. Indem ASML beweist, dass lithografische Skalierung innerhalb neuartiger Materialien jenseits von Silizium weiterhin massiven Mehrwert schaffen kann, wandelt sich das Unternehmen vom reinen Ausrüster zum primären Gatekeeper der Post-Silizium-Ära. Wenn Foundries schließlich auf 2D-basierte CFETs umsteigen, wird die Nachfrage nach ASMLs margenstärksten High-NA-Systemen strukturell, hochgradig unelastisch und immun gegen die Materialbeschränkungen des klassischen Siliziums bleiben.
3. TSMC sichert seinen Foundry-Burggraben und drängt Intel und Samsung ab
TSMC beherrscht derzeit mehr als 60 % des Marktes für fortschrittliche Logik-Foundries, eine Position, die durch unermüdliche Umsetzung und führende Knotenleistung gestützt wird. Dennoch bergen Übergänge zu neuen Architekturen – wie der aktuelle Branchenwechsel von FinFET zu Gate-All-Around (GAA)-Nanosheets – stets das Risiko einer Marktanteilsverschiebung. Intel Foundry Services und Samsung Foundry bemühen sich derzeit aggressiv um Marktanteile bei den Übergängen von 1,8 nm auf 1,4 nm. Die Rolle von TSMC bei diesem Triumph der 2D-Integration signalisiert jedoch, dass die taiwanesische Foundry bereits die Prozesstechnik für die kommende technologische Epoche dominiert.
Um die Ausbeute von 94 % auf Standard-12-Zoll-Wafern zu erreichen, nutzten TSMC und seine Partner einen neuartigen „Reverse“-TFT-Integrationsfluss (Thin-Film Transistor), bei dem die 2D-TMDs auf vorstrukturierte, mit Wolfram gefüllte Gräben mit Bodenkontakten und überlappenden Gates übertragen wurden. Während Intel kürzlich beeindruckende Labordaten veröffentlichte – und unter Verwendung von MoS₂ Rekordwerte bei der Subthreshold-Steilheit von unter 75 Millivolt pro Dekade erzielte –, deutet die Fähigkeit von TSMC, diese Technologie in eine industrietaugliche, CMOS-ähnliche 300-mm-Fertigungsumgebung zu überführen, auf einen uneinholbaren strukturellen Vorsprung hin. Diese frühe Beherrschung der 300-mm-2D-Integration wird es TSMC ermöglichen, bestehende Patentbarrieren bei Silizium-FinFETs und GAA zu umgehen und seine Preismacht sowie Marktführerschaft bis in die 2030er Jahre zu festigen.
4. Der CapEx-Schock: Struktureller Rückenwind für ALD- und CVD-Ausrüster
Für Investoren, die über die Hauptakteure hinausblicken, wird die Integration von 2D-Materialien einen massiven Investitionszyklus (CapEx) auslösen, der sich auf neuartige Abscheidungs- und Ätztechnologien konzentriert. Im Gegensatz zu herkömmlichem Silizium haben 2D-TMDs keine „dangling bonds“ (freie Bindungen) an ihrer Oberfläche. Diese chemische Trägheit macht es extrem schwierig, die für die Transistorfunktion notwendigen ultradünnen High-k-Dielektrika abzuscheiden. Herkömmliche Oxidationsmethoden versagen, was die Fabs dazu zwingt, hochspezialisierte plasmaunterstützte Atomlagenabscheidungsanlagen (PE-ALD) und chemische Gasphasenabscheidung (CVD) einzusetzen, um die Grenzflächen zu konstruieren.
Dies schafft einen lukrativen, hochattraktiven Produktzyklus für führende Anbieter von Halbleiter-Investitionsgütern. ASM International, das derzeit einen geschätzten Marktanteil von 55 % bis 60 % am globalen ALD-Markt hält, ist perfekt positioniert, um überdurchschnittliche Umsätze mit den für TMDs erforderlichen spezialisierten Oxid- und Passivierungsschichten zu erzielen. Ebenso werden etablierte Unternehmen wie Applied Materials und Lam Research eine explosionsartige Nachfrage nach ihren fortschrittlichen Metallabscheidungs- und Atomlagenätzwerkzeugen (ALE) verzeichnen. Der Wechsel von einem Siliziumsubstrat zu heterogenen 2D-Schichten erfordert eine Präzision auf atomarer Ebene, die ältere Anlagen nicht bieten können, was einen robusten Anlagen-Erneuerungszyklus für diese Zulieferer garantiert.
5. Versteckte Bedrohungen: Kontaktwiderstand und die milliardenschwere BEOL-Überholung
Trotz der hohen operativen Ausbeute identifiziert unsere Analyse schwerwiegende sekundäre Risiken, die mit diesem architektonischen Wandel verbunden sind. Erstens hat das Industriekonsortium das Problem des Kontaktwiderstands bemerkenswert heruntergespielt. Während die vorgestellten Transistoren zwar phänomenale Ein/Aus-Stromverhältnisse (über 10⁵) und extrem niedrige Leckströme aufweisen, erhöht die Verringerung des „Contacted Poly Pitch“ auf 50 nm den elektrischen Widerstand an der Verbindungsstelle zwischen 2D-Material und Metallkontakt drastisch. In Hochleistungs-KI-Beschleunigern führt dies zu einer massiven RC-Verzögerung (Resistance-Capacitance), die die hochfrequenten Schaltgeschwindigkeiten fundamental drosselt. Sollte dieses Problem nicht gelöst werden, könnten 2D-Transistoren eher für stromsparende Mobil- oder Speicheranwendungen als für Hochleistungs-Rechenzentrumslogik geeignet sein.
Darüber hinaus stellt die physische Integration dieser Bauelemente eine existenzielle Kostenbedrohung dar. Die von TSMC und imec demonstrierte neuartige Bauelementstruktur basiert auf einem mit Wolfram gefüllten Grabenprozess, der fundamental inkompatibel mit den bestehenden Kupfer-Back-End-Of-Line (Cu BEOL)-Verbindungen ist, die heute in Fabs verwendet werden. Der Austausch der Kupfer-Interconnect-Infrastruktur durch Alternativen aus Wolfram, Molybdän oder Ruthenium wird die Foundries zu Investitionen in zweistelliger Milliardenhöhe zwingen. Für Investoren in fabless-Giganten wie Apple, Nvidia und AMD ist dies eine klare Warnung: Die Abschreibungen auf diese massive neue Fertigungsbasis werden letztlich entlang der Lieferkette weitergegeben, was die Bruttomargen der fabless-Unternehmen langfristig strukturell unter Druck setzen wird, während die Branche in die Angström-Ära eintritt.