Die physischen Grenzen der KI-Rechenleistung: Aufstieg von Advanced Packaging, Optik und neuen Materialien
Der Kapazitäts-Superzyklus bei Advanced Packaging: TSMCs Wechsel von CoWoS zu CoPoS und Glassubstraten
Der entscheidende Engpass in der Halbleiterfertigung des KI-Zeitalters hat sich maßgeblich von der Transistorskalierung hin zum Advanced Packaging verlagert. Die Taiwan Semiconductor Manufacturing Company (TSMC) hat die aggressivste Fertigungsexpansion ihrer Geschichte eingeleitet, um die explosive Nachfrage nach KI-Prozessoren zu decken. Für die zweite Jahreshälfte 2026 wird prognostiziert, dass die Kapazität für CoWoS-Packaging (Chip-on-Wafer-on-Substrate) bis zum Jahresende ein beispielloses Niveau von 120.000 bis 140.000 Wafern pro Monat erreichen wird. Durch diesen massiven Kapitaleinsatz soll die erhebliche Diskrepanz zwischen Angebot und Nachfrage in der Verpackungstechnologie von derzeit 20 Prozent auf 10 Prozent sinken. Da die Reticle-Größen jedoch von den aktuellen 5,5x-Spezifikationen in Richtung der für 2028 erwarteten 14x wachsen, stoßen herkömmliche, auf kreisförmigen Wafern basierende Prozesse an ihre geometrischen und physikalischen Grenzen. Ein kreisförmiger 300-Millimeter-Wafer verschwendet naturgemäß Randbereiche, was bei großen Chip-Packages zu einer Materialausnutzung von unter 70 Prozent führt.
Um diese physikalischen Barrieren zu umgehen, vollzieht die Branche einen Paradigmenwechsel hin zum Panel-Level-Packaging und zu Glassubstraten. TSMC hat seine CoPoS-Plattform (Chip-on-Panel-on-Substrate) der nächsten Generation eingeführt, die den Verpackungsprozess auf ein rechteckiges Format umstellt und die Materialausnutzung auf über 90 Prozent steigert. Noch wichtiger ist, dass herkömmliche organische Substrate bei diesen erweiterten Dimensionen unter starkem Verzug und Signalverlusten leiden. Mitte 2026 veröffentlichte TSMC validierte Daten in Zusammenarbeit mit dem Substrathersteller Ibiden und dem Panel-Hersteller Innolux, die belegen, dass Glassubstrate den Verzug beim Packaging um 16 Prozent reduzieren, die thermische Ausdehnung um 19 Prozent senken und die Leistungsintegrität durch eine Verringerung des Widerstands um 27 Prozent sowie der Induktivität um 42 Prozent drastisch verbessern.
Für Investoren schafft dieser Übergang eine klare Trennung. Marktführer, die den Wechsel zu Glassubstraten vorantreiben – darunter Intel, das sich durch seine EMIB-Packaging-Roadmap eine frühe Führungsposition gesichert hat, sowie Zulieferer wie Ibiden und die SK-Group-Tochter Absolics –, sind strukturell bestens positioniert, um von den margenstärksten Investitionen in die KI-Infrastruktur zu profitieren. Umgekehrt stehen Hersteller klassischer organischer Substrate, die stark von traditionellen ABF-Strukturen (Ajinomoto Build-up Film) abhängig sind, vor einer existenziellen Bedrohung, sofern sie nicht den technologischen Sprung zur TGV-Metallisierung (Through Glass Via) und zum Panel-Level-Processing schaffen.
Neuordnung bei Bonding-Anlagen: BESI und ASMPT verdrängen etablierte Anbieter
Die geometrische Skalierung von High-Bandwidth Memory (HBM) und 3D-Logik-Stacking hat eine strukturelle Neuordnung des Marktes für Back-End-Ausrüstung ausgelöst, die vor allem Unternehmen begünstigt, die bei Bonding-Verfahren der nächsten Generation dominieren. Die zwei primären Vektoren dieser Entwicklung sind Hybrid Bonding und Thermo-Compression Bonding (TCB). Das niederländische Unternehmen BE Semiconductor Industries (Besi) hat eine marktbeherrschende Stellung beim Hybrid Bonding eingenommen. In seinem Finanzbericht für das erste Quartal 2026 meldete Besi einen beeindruckenden Anstieg der Auftragseingänge um 104,5 Prozent gegenüber dem Vorjahr auf insgesamt 269,7 Millionen Euro, getrieben durch die enorme Nachfrage nach KI-Computing und Photonik-Anwendungen. Mit einem Book-to-Bill-Verhältnis von 1,5x und einer auf nahezu 28 Prozent ausgeweiteten Nettomarge skaliert Besi seine Produktionskapazitäten für Hybrid-Bonding-Anlagen schnell von 180 auf 250 Einheiten jährlich, um die aggressiven Ausbaupläne der Kunden zu bedienen.
Gleichzeitig durchläuft die TCB-Ausrüstungslandschaft einen drastischen Verdrängungsprozess, insbesondere in der Speicher-Lieferkette. Historisch gesehen dominierten koreanische Anlagenhersteller wie Hanmi Semiconductor und Hanwha Vision das TCB-Ökosystem für frühere HBM-Generationen. Da die Anforderungen an die Platzierungsgenauigkeit für HBM3E und HBM4 jedoch die 1-Mikron-Schwelle unterschreiten, werden diese Anbieter zunehmend verdrängt. Marktanalysen bei großen Speicher-Fabs im Jahr 2026 bestätigen, dass SK Hynix seine TCB-Aufträge strukturell auf das in Singapur ansässige Unternehmen ASMPT verlagert.
Die überlegene, flussmittelfreie TCB-Technologie von ASMPT reduziert Kontaminationsrisiken und verbessert die Ausbeute bei ultradünnen Dies erheblich. Das Unternehmen sicherte sich kürzlich einen Großauftrag über 19 fortschrittliche Chip-to-Substrate-TCB-Anlagen für den KI-Markt und festigte damit seine Position neben Besi als einer der Hauptprofiteure des Advanced-Packaging-Superzyklus. Die Anlagenthese ist hier eindeutig: BESI und ASMPT verfügen über uneinnehmbare technische Burggräben bei der Präzisionsbondung, was sich in einer robusten Preismacht niederschlägt, während traditionelle Bonding-Zulieferer wie Hanmi mit einem schnellen Marktanteilsverlust konfrontiert sind.
Test-Monopole: Advantest festigt Status als „ASML der Testbranche“
Mit der zunehmenden Integrationsdichte von KI-Clustern durch Chiplets und Hybrid Bonding steigen die Kosten eines einzelnen Defekts exponentiell. Diese Realität hat das Testen von einer nachgelagerten Aufgabe zu einem unternehmenskritischen Engpass gemacht, was enorme Kapitalströme zu Advantest lenkt, das sich zu Recht den Beinamen „ASML der Testbranche“ erworben hat. Die Ergebnisse des Geschäftsjahres 2025, die Anfang 2026 vorgelegt wurden, unterstreichen die absolute Marktdominanz: Advantest erzielte einen Rekordumsatz von 1,128 Billionen Yen, wobei das operative Ergebnis gegenüber dem Vorjahr um fast 119 Prozent stieg.
Noch entscheidender ist, dass Advantest geschätzte 66 Prozent des weltweiten Marktes für System-on-Chip (SoC)-Tester kontrolliert – ein Zuwachs von 10 Prozentpunkten innerhalb eines einzigen Jahres. Um der unersättlichen Nachfrage nach KI-bezogenen Tests gerecht zu werden, baut Advantest seine Fertigungsbasis zügig aus und plant eine Kapazitätserweiterung um 70 Prozent bis Ende 2026, um mehr als 5.000 fortschrittliche Testsysteme auszuliefern. Das Unternehmen verfügt über einen beispiellosen Einblick in die Roadmaps seiner Kunden, was es ermöglicht, Testlösungen für Architekturen der nächsten Generation proaktiv zu entwickeln.
Diese Dynamik stellt eine ernsthafte Bedrohung für den Hauptkonkurrenten Teradyne dar. Während Teradyne eine starke Präsenz bei Tests für die Automobil- und Industriebranche beibehält, bietet die überwältigende Dynamik von Advantest im margenstarken und hochkomplexen Bereich der KI-Beschleuniger strukturelle Skaleneffekte, die zunehmend schwer zu kontern sind. Investoren sollten Advantest als eine Wette mit hoher Überzeugung auf das Volumen der KI-Rechenleistung betrachten, da das Unternehmen an jedem ausgelieferten KI-Package mitverdient.
Der Interconnect-Engpass: Silizium-Photonik und Co-Packaged Optics
Da KI-Rechenzentren bei der Leistungsdichte auf 600 Kilowatt und mehr zusteuern, sind die herkömmlichen elektrischen Kupferleitungen zur Verbindung der Rechencluster an eine definitive physikalische Grenze gestoßen. Die Signaldämpfung über Kupfer erfordert stromhungrige Digital Signal Processor (DSP) und Retimer, was die für die eigentliche Rechenleistung verfügbare Energie massiv schmälert. Die architektonische Lösung sind Co-Packaged Optics (CPO), bei denen die optischen Transceiver direkt auf demselben Substrat wie der Switch-ASIC platziert werden, wodurch der elektrische Pfad von Zentimetern auf Millimeter verkürzt wird. Es wird erwartet, dass der Markt für Co-Packaged Optics und Netzwerke bis 2030 auf 39 Milliarden Dollar anwächst – ein Wendepunkt, an dem die KI-Infrastruktur die Chip-Ebene verlässt und in eine systemweite optische Integration übergeht.
Broadcom und Marvell stechen als unmittelbare Profiteure dieser Entwicklung hervor. Beide Unternehmen führen aggressiv CPO-Switches und kundenspezifische XPUs ein, die auf TSMCs 3D-Integrationsplattform COUPE (Compact Universal Photonic Engine) basieren. Durch die erfolgreiche Integration optischer Engines mit Switch-Silizium umgehen sie den Interconnect-Engpass und bieten Hyperscalern eine beispiellose Bandbreitendichte bei deutlich geringerem Stromverbrauch pro Bit.
Der Aufstieg von CPO stellt ein existentielles Risiko für die traditionelle Industrie der steckbaren optischen Transceiver dar. Anbieter von Legacy-Optikmodulen, die ausschließlich auf diskrete, steckbare Front-Panel-Lösungen setzen, werden in erstklassigen KI-Fabriken eine drastische Komprimierung ihres adressierbaren Marktes erleben. Die Wertschöpfung verlagert sich vorgelagert in den ASIC-Packaging-Prozess, wodurch optische Netzwerke tief in das Ökosystem der Halbleiterfertigung eingebettet werden.
Das Paradigmenwechsel bei Materialien: Spezialchemikalien werden zum neuen Burggraben
In der Vergangenheit konzentrierten sich Analysen der Halbleiter-Lieferkette überproportional auf Investitionsgüter. Die Migration zur heterogenen Integration hat jedoch einen grundlegenden Paradigmenwechsel ausgelöst: Advanced Packaging ist heute im Kern ein Problem der Materialwissenschaft. Die Branche vollzieht den Wandel von einem ausrüstungszentrierten zu einem materialzentrierten Innovationsmodell.
Dieser Übergang hat Spezialchemieunternehmen ein lukratives Tor zum margenstarken Halbleiter-Lieferkettenmarkt geöffnet. Beim Hybrid Bonding ist die Verwendung spezieller Klebstoffe an den Waferkanten entscheidend, um ein Mikroverrutschen während der Wafer-on-Wafer-Prozesse zu verhindern. Im Bereich der Silizium-Photonik werden spezielle UV-Harze (ultraviolett) unerlässlich, um optische Module mit mikroskopischer Präzision zu verbinden. Da die thermische Dichte bei 3D-gestapelten Architekturen zudem in die Höhe schießt, entscheidet die Entwicklung von Thermal Interface Materials (TIM) und speziellen Unterfüllungen (Underfills) darüber, ob ein KI-Chip unter Last funktioniert oder überhitzt.
Unternehmen wie Brewer Science sowie etablierte Chemiegrößen wie Sun Chemical verlagern ihre F&E-Investitionen verstärkt auf diese hochspezialisierten Advanced-Packaging-Formulierungen. Für Investoren signalisiert dies eine massive Ausweitung des adressierbaren Marktes für Spezialchemikalien. Wichtig ist zudem, dass Anlagenhersteller nicht länger in Silos operieren können; ihre Werkzeuge liefern nur dann funktionsfähige Chips, wenn sie perfekt auf diese Materialien der nächsten Generation abgestimmt sind. Unternehmen, die diese Symbiose aus Hardware und Material beherrschen, werden für den Rest des Jahrzehnts die höchsten Margen in der KI-Lieferkette erzielen.