Los límites físicos de la computación en IA: El auge del empaquetado avanzado, la óptica y los materiales
El superciclo de capacidad de empaquetado avanzado: el cambio de TSMC de CoWoS a CoPoS y sustratos de vidrio
El cuello de botella determinante de los semiconductores en la era de la IA se ha desplazado de forma decisiva del escalado de transistores al empaquetado avanzado. Taiwan Semiconductor Manufacturing Company (TSMC) ha iniciado la expansión de fabricación más agresiva de su historia para satisfacer la demanda explosiva de procesadores de IA. Al entrar en la segunda mitad de 2026, se proyecta que la capacidad de empaquetado avanzado CoWoS (Chip-on-Wafer-on-Substrate) de TSMC alcance una cifra sin precedentes de entre 120.000 y 140.000 obleas al mes para finales de año. Se espera que este despliegue masivo de capital reduzca la grave brecha entre la oferta y la demanda de empaquetado del sector, pasando de un déficit del 20 por ciento a uno del 10 por ciento. Sin embargo, a medida que los tamaños de retícula se expanden desde las especificaciones actuales de 5,5x hacia una previsión de 14x para 2028, los procesos tradicionales a nivel de oblea circular están alcanzando sus límites geométricos y físicos. Una oblea circular de 300 milímetros desperdicia intrínsecamente el espacio en los bordes, lo que conduce a tasas de utilización de material inferiores al 70 por ciento para paquetes de gran tamaño.
Para sortear estos límites físicos, el sector está entrando en un cambio de paradigma hacia el empaquetado a nivel de panel y los sustratos de vidrio. TSMC ha introducido su plataforma de próxima generación CoPoS (Chip-on-Panel-on-Substrate), que transiciona el empaquetado a un formato rectangular, elevando la utilización de material por encima del 90 por ciento. Más importante aún, los sustratos orgánicos tradicionales sufren graves deformaciones y pérdida de señal en estas dimensiones ampliadas. A mediados de 2026, TSMC reveló públicamente datos de validación en colaboración con el proveedor de sustratos Ibiden y el fabricante de paneles Innolux, demostrando que los sustratos con núcleo de vidrio reducen la deformación del empaquetado en un 16 por ciento, disminuyen la expansión térmica en un 19 por ciento y mejoran drásticamente la integridad de la energía al reducir la resistencia en un 27 por ciento y la inductancia en un 42 por ciento.
Para los inversores, esta transición crea una bifurcación clara. Los titulares que lideran la transición a los sustratos de vidrio, incluido Intel —que estableció un liderazgo temprano a través de su hoja de ruta de empaquetado EMIB— y socios de la cadena de suministro como Ibiden y Absolics de SK Group, están estructurados para capturar el gasto en infraestructura de IA de mayor margen. Por el contrario, los fabricantes de sustratos orgánicos heredados que dependen en gran medida de las estructuras tradicionales de Ajinomoto Build-up Film (ABF) se enfrentan a una amenaza existencial si no pueden salvar la brecha tecnológica hacia la metalización Through Glass Via (TGV) y el procesamiento a nivel de panel.
La reorganización de los equipos de unión: BESI y ASMPT desplazan a los titulares
El escalado geométrico de la memoria de gran ancho de banda (HBM) y el apilamiento lógico 3D ha catalizado una reorganización estructural en el mercado de equipos de back-end, favoreciendo enormemente a los actores que dominan las técnicas de unión de próxima generación. Los dos vectores principales de esta evolución son el Hybrid Bonding y el Thermo-Compression Bonding (TCB). La empresa neerlandesa BE Semiconductor Industries (Besi) ha establecido un control formidable, casi monopolístico, sobre el mercado de Hybrid Bonding. En sus resultados financieros del primer trimestre de 2026, Besi reportó un impresionante aumento interanual de pedidos del 104,5 por ciento, totalizando 269,7 millones de euros, impulsado por la inmensa demanda de aplicaciones de computación de IA y fotónica. Con una relación book-to-bill de 1,5x y una expansión de su margen neto a casi el 28 por ciento, Besi está aumentando rápidamente su capacidad de producción de unión híbrida de 180 a 250 unidades anuales para satisfacer las agresivas hojas de ruta de despliegue de sus clientes.
Simultáneamente, el panorama de los equipos TCB está experimentando un violento ciclo de desplazamiento, particularmente dentro de la cadena de suministro de memoria. Históricamente, los fabricantes de equipos coreanos como Hanmi Semiconductor y Hanwha Vision dominaron el ecosistema TCB para las generaciones anteriores de HBM. Sin embargo, a medida que los requisitos de precisión de colocación para HBM3E y HBM4 superan el umbral inferior a 1 micra, estos titulares están siendo eliminados agresivamente. Las verificaciones en los principales fabs de memoria en 2026 confirman que SK Hynix está trasladando estructuralmente sus pedidos de equipos TCB a ASMPT, con sede en Singapur.
La tecnología TCB sin fundente (fluxless) de ASMPT reduce los riesgos de contaminación y mejora drásticamente la fiabilidad del rendimiento para troqueles ultrafinos. La compañía obtuvo recientemente un pedido masivo de 19 herramientas TCB avanzadas de chip a sustrato dirigidas al mercado de IA, consolidando su posición junto a Besi como uno de los principales beneficiarios del superciclo de empaquetado avanzado. La tesis de inversión aquí es excepcionalmente clara: BESI y ASMPT poseen fosos técnicos inexpugnables en la unión de precisión, lo que se traduce en un sólido poder de fijación de precios, mientras que los proveedores de unión heredados como Hanmi enfrentan una rápida erosión de su cuota de mercado.
Monopolios de prueba: Advantest consolida su estatus como el "ASML de las pruebas"
A medida que la densidad de integración de los clústeres de IA aumenta a través de chiplets y unión híbrida, el costo de un solo defecto se multiplica exponencialmente. Esta realidad ha elevado las pruebas de ser una ocurrencia tardía a convertirse en un punto de estrangulamiento de misión crítica, canalizando un inmenso capital hacia Advantest, que se ha ganado merecidamente el apodo de "ASML de la industria de pruebas". Los resultados de ganancias del año fiscal 2025 de la compañía, reportados a principios de 2026, subrayan un dominio absoluto del mercado: Advantest logró ventas netas récord de 1,128 billones de yenes, con un ingreso operativo que aumentó casi un 119 por ciento interanual.
Más críticamente, Advantest ha capturado un estimado del 66 por ciento del mercado global de probadores de System-on-Chip (SoC), una expansión asombrosa de 10 puntos porcentuales en la cuota de mercado en un solo año. Para mantenerse por delante de la demanda insaciable de pruebas relacionadas con la IA, Advantest está ampliando rápidamente su huella de fabricación, proyectando una expansión del 70 por ciento en la capacidad de producción para finales de 2026 con el fin de entregar más de 5.000 sistemas de prueba avanzados. La compañía posee una visibilidad inigualable de las hojas de ruta de los clientes, lo que les permite diseñar preventivamente soluciones de prueba para arquitecturas de próxima generación.
Esta dinámica representa una grave amenaza para su principal competidor, Teradyne. Si bien Teradyne mantiene una fuerte presencia en las pruebas automotrices e industriales heredadas, el impulso abrumador de Advantest en el espacio de aceleradores de IA de alta complejidad y alto margen proporciona economías de escala estructurales que son cada vez más difíciles de desafiar. Los inversores deberían ver a Advantest como una apuesta de alta convicción y derivada sobre el volumen de computación de IA, capturando un flujo de ingresos por "peaje" en cada paquete de IA avanzado enviado.
El cuello de botella de la interconexión: fotónica de silicio y óptica co-empaquetada
A medida que los racks de centros de datos de IA avanzan hacia y más allá de los 600 kilovatios de densidad de potencia, las trazas eléctricas de cobre tradicionales que conectan los clústeres de computación han chocado con un muro físico definitivo. La atenuación de la señal sobre el cobre requiere procesadores de señal digital (DSP) y retimers que consumen mucha energía, lo que canibaliza severamente la energía disponible para la computación real. La solución arquitectónica es la óptica co-empaquetada (CPO), que mueve los transceptores ópticos directamente sobre el mismo sustrato que el ASIC de conmutación, reduciendo la ruta eléctrica de centímetros a milímetros. Se espera que el mercado de óptica co-empaquetada y redes escale hasta los 39 mil millones de dólares para 2030, marcando el momento en que la infraestructura de IA se mueve decisivamente más allá del chip y hacia la integración óptica a nivel de sistema.
Broadcom y Marvell destacan como los beneficiarios inmediatos de esta transición. Ambas compañías están desplegando agresivamente switches CPO y XPU personalizados diseñados en torno a la plataforma de integración 3D COUPE (Compact Universal Photonic Engine) de TSMC. Al integrar con éxito motores ópticos con silicio de conmutación, evitan el cuello de botella de la interconexión, ofreciendo a los hiperescaladores una densidad de ancho de banda sin precedentes a una fracción del costo energético por bit.
El auge del CPO introduce un riesgo existencial para la industria tradicional de transceptores ópticos conectables. Los proveedores de módulos ópticos heredados que dependen puramente de conectables discretos en el panel frontal verán su mercado total direccionable comprimido agresivamente en las fábricas de IA de primer nivel. La captura de valor está migrando aguas arriba hacia el proceso de empaquetado ASIC, integrando profundamente las redes ópticas dentro del ecosistema de fundición de semiconductores.
El cambio de paradigma de los materiales: los productos químicos especializados se convierten en el nuevo foso
Históricamente, los análisis de la cadena de suministro de semiconductores se han ponderado desproporcionadamente hacia el equipo de capital. Sin embargo, la migración hacia la integración heterogénea ha provocado un cambio de paradigma fundamental: el empaquetado avanzado es ahora, fundamentalmente, un problema de ciencia de materiales. El sector está pasando de un modelo de innovación centrado en el equipo a uno centrado en el material.
Esta transición ha abierto una puerta lucrativa para que las empresas de productos químicos especializados entren en la cadena de suministro de semiconductores de alto margen. En el Hybrid Bonding, el uso de adhesivos especializados aplicados en los bordes de las obleas es fundamental para evitar el microdeslizamiento durante los procesos de oblea sobre oblea. En el espacio de la fotónica de silicio, las resinas especializadas de ultravioleta (UV) se están volviendo esenciales para unir módulos ópticos con una precisión microscópica. Además, a medida que las densidades térmicas se disparan en las arquitecturas apiladas en 3D, la evolución de los materiales de interfaz térmica (TIM) y los rellenos especializados (underfills) determina si un chip de IA funcionará o se quemará bajo carga.
Firmas como Brewer Science, junto con gigantes químicos establecidos como Sun Chemical, están volcando una gran parte de su I+D en estas formulaciones de empaquetado avanzado de nicho y alta barrera. Para los inversores, esto señala una expansión masiva del mercado total direccionable para los productos químicos especializados. Es importante destacar que también dicta que los proveedores de equipos de capital ya no pueden operar en silos; sus herramientas solo producirán chips viables si están perfectamente calibradas para estos materiales de próxima generación. Las empresas que dominen esta simbiosis entre hardware y material obtendrán las mayores primas en la cadena de suministro de IA durante el resto de la década.