메모리 병목 현상: HBM의 물리적 한계가 AI 인프라의 세대교체를 이끄는 이유
에이전트 AI, DRAM 주식의 구조적 리프라이싱 요구
과거의 메모리 사이클은 끝났다. DRAM 주식은 전통적인 경기 순환형 주가순자산비율(PBR) 평가 방식에서 벗어나 구조적 성장형 주가수익비율(PER) 모델로 근본적인 재평가(re-rating)를 거쳐야 한다. 핵심 동력은 에이전트 AI(Agentic AI)의 상용화로, 향후 5년간 구조적 메모리 수요를 5배 증가시킬 것으로 전망된다. 과거 메모리 산업은 가전제품 수요 선반영과 그에 따른 공급 과잉으로 인해 2018년과 2022년의 PC 및 스마트폰 재고 조정기처럼 극심한 호황과 불황의 사이클을 반복해 왔다. 그러나 현재의 수요 프로파일은 소비자 동향으로부터 독립적이다. 이는 2028년 이후까지 AI 인프라 로드맵을 확정한 하이퍼스케일러들의 장기적인 설비 투자(CAPEX)에 의해 주도되고 있다.
나아가 AI 메모리의 단위 경제성은 공급 측면의 방정식을 영구적으로 변화시켰다. 고대역폭메모리(HBM)는 표준 DRAM 대비 약 3배의 웨이퍼 생산 능력을 소모하며, 결과적으로 일반 메모리 공급을 구조적으로 축소시키고 업계 전반의 엄격한 자본 규율을 강제하고 있다. 현재 메모리 제조사들은 프리미엄 HBM 제품에서 80%에 육박하는 매출총이익률을 기록 중이다. 설령 표준 LPDDR이 시장 점유율을 회복하고 이익률이 약 60% 수준으로 조정되는 정규화된 미래가 오더라도, 3배에 달하는 물량 증가 효과는 DRAM 제조사들의 절대 이익을 2.25배 확대할 것이다. 이러한 수학적으로 매우 유리한 환경은 업계의 수익성에 다년간의 하방 지지선을 제공하며, 과거 산업을 괴롭혔던 수요 급락으로부터 공급업체들을 효과적으로 보호할 것이다.
HBM의 혁신 한계와 광학 기술로의 임박한 전환
HBM은 초기 생성형 AI 붐을 이끈 핵심 동력이었으나, 현재 심각한 물리적, 경제적 한계에 빠르게 도달하고 있다. 공학적 관점에서 HBM은 I/O 밀도 문제에 대한 근본적으로 결함이 있는 해결책이다. 이 아키텍처는 수직 적층과 실리콘 관통 전극(TSV)에 의존하는데, 이는 심각한 기생 범프 커패시턴스를 유발한다. 이 커패시턴스는 물리적인 속도 저하 요인으로 작용하여 신호 무결성을 심각하게 훼손하며, 대역폭 수요가 증가함에 따라 물리 계층(PHY)의 전력 소비를 감당할 수 없는 수준으로 치솟게 만든다. 결과적으로 향후 7~10년 내에 HBM은 정점 대비 최대 90%의 물량 감소를 겪으며 점진적으로 퇴출될 것으로 전망된다.
이러한 아키텍처의 한계는 HBM4 출시 과정에서 여실히 드러났다. Nvidia가 차세대 Vera Rubin 아키텍처를 위해 핀당 11Gbps라는 경이로운 속도를 요구했을 때—이는 GPU당 288GB의 HBM4와 20TB/s 이상의 시스템 대역폭을 필요로 한다—기존 JEDEC 사양은 즉각적으로 무용지물이 되었다. 메모리 공급업체들은 이러한 막판 요구 사항에 허덕였다. SK하이닉스는 Taiwan Semiconductor Manufacturing Company(TSMC)의 N12 노드를 사용하는 베이스 다이 재설계를 최대 6회나 반복해야 했고, Micron은 자체 DRAM 공정을 활용하려다 심각한 실패를 겪은 것으로 알려졌다. 단기적인 격차를 메우기 위해 업계는 마이크로 범프를 완전히 제거하는 고가의 하이브리드 본딩 기술 도입을 강요받고 있으나, 이는 패키지에 종속된 메모리라는 근본적인 아키텍처 결함을 임시로 가릴 뿐이다.
광학 엔진 통합(CPO)과 메모리 분리 혁명
AI 대역폭 위기에 대한 장기적인 해결책은 광학 엔진 통합(CPO)과 범용 LPDDR PHY를 통한 메모리 풀의 완전한 분리(disaggregation)다. 2026년 국제고체회로학회(ISSCC)에서 Nvidia가 발표한 엔지니어링 자료에 따르면, 미래 표준은 클록 포워딩 방식의 SerDes가 광학 연결을 직접 구동하는 방식에 의존한다. 지연 시간이 긴 수신기 등화 부품을 제거하고 간단한 트랜스임피던스 증폭기로 대체함으로써, 인터커넥트는 비트당 3피코줄(pJ) 미만의 효율로 최대 30미터까지 신호를 전송할 수 있다. 이러한 패러다임 전환은 메모리를 ASIC 패키지로부터 분리하여 로직 칩에 훨씬 높은 열적 여유를 제공하는 동시에, 데이터 센터 클러스터 전체에 표준 LPDDR을 동적으로 할당할 수 있게 한다.
이러한 구조적 전환은 선도적인 네트워킹 IP 및 커스텀 실리콘 설계 업체, 특히 Broadcom과 Marvell에 막대한 기회를 제공한다. 두 기업은 커스텀 AI ASIC 공동 설계 시장의 약 95%를 장악하고 있으며, CPO 전환을 가능케 할 핵심 실리콘 포토닉스 IP를 보유하고 있다. Broadcom의 성장세는 놀라운 수준으로, 2027 회계연도까지 연간 인공지능 매출 1,000억 달러를 달성할 것으로 추산된다. 마찬가지로 Marvell은 업계 최초의 102.4Tbps AI 스위치 실리콘을 필두로, 2029 회계연도까지 커스텀 실리콘 부문 매출 100억 달러 돌파를 예상하고 있다. 나아가 Positron과 같은 민첩한 도전자들은 범용 LPDDR5X와 새로운 아키텍처를 결합하여 현재 시장에 출시된 AI ASIC 중 밀리미터당 가장 높은 메모리 대역폭을 구현하며 HBM의 한계를 완전히 우회하고 있다.
순수 메모리 제조사 대비 삼성전자의 구조적 해자
업계가 기존 HBM의 한계에서 벗어나 고도로 통합된 광학 솔루션으로 나아감에 따라, 메모리 '빅3' 간의 경쟁 구도는 재편될 것이다. 2026년 2분기 기준, SK하이닉스는 Nvidia의 Vera Rubin 플랫폼을 위한 다년간의 공동 개발 협력을 바탕으로 HBM 시장의 약 58%를 점유하고 있다. 삼성전자와 Micron은 각각 약 21%의 점유율로 뒤처져 있다. 그러나 엔지니어링 및 장기적인 자본 배치 관점에서 볼 때, 삼성전자는 궁극적인 구조적 승자가 될 독보적인 위치에 있다.
삼성전자는 내부 로직 파운드리(Device Solutions)와 고속 인터페이스 IP에 대한 깊은 전문성을 모두 갖춘 유일한 대형 DRAM 제조사다. HBM4 검증 과정에서 삼성전자는 자체 SRF4X 로직 노드를 활용하여 경쟁사보다 훨씬 효율적으로 기생 커패시턴스를 상쇄할 수 있는 트랜지스터 성능 마진을 확보했다. 결정적으로 삼성 파운드리는 300mm 실리콘 포토닉스 플랫폼의 양산 준비를 공식 발표하며, 2029년까지 턴키 CPO 서비스를 공격적으로 겨냥하고 있다. 메모리의 미래는 ASIC, 광학 PHY, 메모리 컨트롤러를 아우르는 엄격한 엔드투엔드 채널 공동 설계에 달려 있기 때문에, 전체 스택을 내부에서 긴밀하게 최적화할 수 있는 삼성전자의 능력은 타의 추종을 불허하는 강점이 된다.
반면 SK하이닉스와 Micron은 실존적인 이익률 위협에 직면해 있다. 첨단 로직 파운드리가 없는 순수 메모리 벤더로서, 이들은 점점 복잡해지는 베이스 다이 제조를 TSMC의 고가 N3 노드에 위탁할 수밖에 없어 이익률이 영구적으로 압박받게 된다. 더 우려스러운 점은 내부 실리콘 포토닉스 및 고속 신호 무결성 전문 지식의 부재가 다가오는 광학 기술 전환기에서 이들을 매우 취약하게 만든다는 것이다. SK하이닉스가 Nvidia의 단기 HBM 로드맵에 과도하게 집중하는 것은, 데이터 센터 아키텍처가 패키지 종속형 메모리를 버리고 삼성전자가 파운드리 생태계를 구축 중인 분리형 광학 풀로 빠르게 전환할 경우 심각한 구조적 리스크로 작용할 수 있다.