Het fundament van het Angstrom-tijdperk: Hoe TSMC, ASML en imec de roadmap voor halfgeleiders herschrijven met 2D-materialen
1. Einde van de "Moore's Wall"-these: 2D-materialen worden werkelijkheid in massaproductie
Voor langetermijnbeleggers in kapitaalgoederen voor de halfgeleiderindustrie en geavanceerde chipfabrikanten vormde de fysieke limiet van silicium lange tijd het ultieme doemscenario. Naarmate de lengte van logische poorten krimpt naar het lage nanometer- en Angstrom-bereik, hebben siliciumkanalen te lijden onder ernstige 'off-state leakage', veroorzaakt door directe tunneling van source naar drain. De gezamenlijke aankondiging van imec, ASML en Taiwan Semiconductor Manufacturing Company (TSMC) tijdens het 2026 IEEE/JSAP Symposium on VLSI Technology and Circuits neutraliseert dit fundamentele risico. Door met succes een 300mm-waferintegratieproces te demonstreren voor 2D Transition Metal Dichalcogenides (TMD's) — specifiek met molybdeendisulfide (MoS₂) voor n-type en wolfraamdisulfide/diselenide (WS₂/WSe₂) voor p-type transistoren — heeft het consortium een duidelijk pad uitgestippeld om logische schakelingen voorbij de grenzen van silicium te schalen.
Wat deze ontwikkeling onderscheidt van een louter academisch project, is de schaal en de opbrengst (yield). Het partnerschap bereikte een 'contacted poly pitch' (CPP) van 50nm en een kanaallengte van 28nm met een opmerkelijke operationele transistoropbrengst van 94%, gebruikmakend van single-patterning extreme ultraviolet (EUV) lithografie. Omdat TMD-materialen letterlijk slechts één atoom dik zijn, behouden ze een superieure elektrostatische controle zonder het volume van traditioneel silicium, waardoor de lekstroom tot bijna nul wordt gereduceerd. Volgens de nieuwste logische roadmap van imec zullen 2D-materialen, hoewel het sub-1nm-tijdperk vanaf circa 2034 aanvankelijk zal leunen op Complementary Field-Effect Transistor (CFET)-architecturen, de verplichte basislaag vormen voor de 0,2nm-nodes die voor de jaren 2040 worden verwacht. Wij beschouwen deze mijlpaal van lab naar fabriek als de fundamentele risicoreductie van de langetermijnroadmap voor de halfgeleiderindustrie, wat de weg vrijmaakt voor continue schaling van AI-rekenkracht in de komende twee decennia.
2. ASML promoveert van lithografiemonopolist naar poortwachter van het ecosysteem
Deze doorbraak heeft grote gevolgen voor de terminale waarde van ASML. Als monopolist op de markt voor EUV-lithografie rust het bedrijfsmodel van ASML op de economische rechtvaardiging dat het verkleinen van transistordimensies prestatie- en energievoordelen blijft opleveren, waardoor chipfabrikanten gedwongen worden om High-NA en uiteindelijk Hyper-NA EUV-systemen aan te schaffen. Sceptici waarschuwden lang voor een "scaling wall" waarbij de fysica van silicium verdere lithografische verkleining financieel onhaalbaar zou maken. De succesvolle integratie van 2D-kanalen bij een pitch van 50nm doorbreekt dit plafond definitief.
Cruciaal is dat ASML in deze demonstratie niet slechts een passieve toeleverancier was; het bedrijf optimaliseerde actief het single-patterning EUV-proces om de agressieve kanaallengtes van 28nm mogelijk te maken die nodig zijn voor TMD's. Door aan te tonen dat lithografische schaling enorme waarde kan blijven ontsluiten binnen nieuwe, post-silicium materialen, transformeert ASML van een loutere apparatuurleverancier naar de voornaamste poortwachter van het post-siliciumtijdperk. Naarmate chipfabrikanten overstappen op CFET's op basis van 2D-materialen, zal de vraag naar ASML's High-NA-systemen met de hoogste marges structureel en zeer inelastisch blijven, en beschermd zijn tegen de materiaallimieten van traditioneel silicium.
3. TSMC verstevigt zijn voorsprong en zet Intel en Samsung buitenspel
TSMC beheerst momenteel meer dan 60% van de markt voor geavanceerde logische chips, een positie die wordt ondersteund door een meedogenloze uitvoering en toonaangevende prestaties per node. De overgang naar nieuwe architecturen — zoals de huidige verschuiving in de sector van FinFET naar Gate-All-Around (GAA) nanosheets — brengt echter altijd het risico van herverdeling van marktaandeel met zich mee. Intel Foundry Services en Samsung Foundry strijden momenteel agressief om marktaandeel te winnen bij de overgang naar 1,8nm tot 1,4nm. De rol van TSMC in dit 2D-integratiesucces wijst er echter op dat de Taiwanese fabrikant nu al de procestechnologie voor het volgende technologische tijdperk domineert.
Om de opbrengst van 94% op standaard 12-inch wafers te bereiken, gebruikten TSMC en zijn partners een innovatief "reverse" thin-film transistor (TFT)-integratieproces, waarbij de 2D TMD's werden overgebracht op reeds gepatrooneerde, met wolfraam gevulde sleuven met bodemcontacten en overlappende gates. Hoewel Intel onlangs indrukwekkende resultaten op lab-schaal heeft gepubliceerd — met recordwaarden voor subthreshold slopes van minder dan 75 millivolt per decade met behulp van MoS₂ — suggereert het vermogen van TSMC om deze technologie naar een industrie-compatibele, CMOS-achtige 300mm-productieomgeving te brengen dat zij een dominante structurele voorsprong behouden. Deze vroege beheersing van 300mm 2D-integratie stelt TSMC in staat om bestaande patentmuren rond silicium FinFET en GAA te omzeilen, wat hun prijszettingsmacht en marktdominantie tot in de jaren 2030 versterkt.
4. De CapEx-schokgolf: Een structurele rugwind voor leveranciers van ALD- en CVD-apparatuur
Voor beleggers die verder kijken dan de primaire spelers, zal de integratie van 2D-materialen een enorme investeringscyclus (CapEx) aanwakkeren, gericht op nieuwe depositie- en etstechnologieën. In tegenstelling tot traditioneel silicium hebben 2D TMD's geen "dangling bonds" aan hun oppervlak. Deze chemische inertie maakt het berucht moeilijk om de ultradunne, high-k diëlektrische gate-oxiden aan te brengen die nodig zijn voor de werking van de transistor. Conventionele oxidatiemethoden falen, waardoor fabrieken gedwongen worden gebruik te maken van uiterst gespecialiseerde plasma-enhanced atomic layer deposition (PE-ALD) en chemical vapor deposition (CVD)-apparatuur om de interfaces te engineeren.
Dit creëert een lucratieve, kansrijke productcyclus voor toonaangevende leveranciers van kapitaalgoederen voor de halfgeleiderindustrie. ASM International, dat momenteel naar schatting 55% tot 60% van de wereldwijde markt voor ALD-apparatuur in handen heeft, is uitstekend gepositioneerd om aanzienlijke inkomsten te genereren uit de gespecialiseerde oxide- en passiveringslagen die nodig zijn voor TMD's. Op dezelfde wijze zullen gevestigde namen als Applied Materials en Lam Research een explosie in de vraag zien naar hun geavanceerde apparatuur voor metaaldepositie en atomic layer etch (ALE). De verschuiving van een siliciumsubstraat naar heterogene 2D-lagen vereist een precisie op atomair niveau die oudere apparatuur simpelweg niet kan leveren, wat een robuuste vervangingscyclus voor deze toeleveranciers garandeert.
5. Verborgen dreigingen: Contactweerstand en de miljardenrevisie van de BEOL
Ondanks de hoge operationele opbrengst identificeert onze analyse ernstige secundaire dreigingen in deze architecturale verschuiving. Ten eerste heeft het industriële consortium het probleem van contactweerstand opvallend onderbelicht. Hoewel de gerapporteerde transistoren fenomenale on/off-stroomverhoudingen (groter dan 10⁵) en een extreem lage lekstroom vertonen, verhoogt het verkleinen van de 'contacted poly pitch' naar 50nm de elektrische weerstand op het punt waar het 2D-materiaal het metaalcontact raakt aanzienlijk. In krachtige AI-versnellers vertaalt dit zich in een ernstige RC-vertraging (Resistance-Capacitance), die de schakelsnelheden bij hoge frequenties fundamenteel afremt. Als dit niet wordt opgelost, kunnen 2D-transistoren verbannen worden naar toepassingen met een laag energieverbruik, zoals mobiele apparaten of geheugen, in plaats van logische schakelingen voor datacenters met hoge prestaties.
Bovendien vormt de fysieke integratie van deze apparaten een existentiële bedreiging voor de kosten. De nieuwe apparaatstructuur die door TSMC en imec is gedemonstreerd, berust op een proces met met wolfraam gevulde sleuven dat fundamenteel onverenigbaar is met de bestaande Copper Back-End-Of-Line (Cu BEOL)-interconnects die in de huidige fabrieken worden gebruikt. Het verwijderen en vervangen van de koperen interconnect-infrastructuur door alternatieven van wolfraam, molybdeen of ruthenium zal chipfabrikanten dwingen tot tientallen miljarden dollars aan extra CapEx. Voor beleggers in fabless-giganten zoals Apple, Nvidia en AMD is dit een duidelijke waarschuwing: de afschrijving van deze enorme nieuwe productiecapaciteit zal uiteindelijk worden doorberekend in de toeleveringsketen, wat structurele druk uitoefent op de brutomarges van fabless-bedrijven naarmate de industrie het Angstrom-tijdperk betreedt.