Der Speicher-Flaschenhals: Warum die physikalischen Grenzen von HBM einen Generationenwechsel in der KI-Infrastruktur erzwingen
Agentic AI erfordert eine strukturelle Neubewertung von DRAM-Aktien
Der klassische Speicherzyklus ist Geschichte. DRAM-Aktien müssen von einer Bewertung auf Basis traditioneller zyklischer Kurs-Buchwert-Verhältnisse hin zu einem Modell strukturellen Wachstums auf Basis von Kurs-Gewinn-Verhältnissen überführt werden. Der primäre Katalysator hierfür ist die kommerzielle Etablierung von Agentic AI, die in den nächsten fünf Jahren voraussichtlich zu einer Verfünffachung des strukturellen Speicherbedarfs führen wird. Historisch gesehen war die Speicherindustrie von heftigen Boom-and-Bust-Zyklen geprägt, die durch Vorzieheffekte in der Unterhaltungselektronik und anschließende Überkapazitäten diktiert wurden – man denke an die Phasen des Lagerbestandsabbaus bei PCs und Smartphones in den Jahren 2018 und 2022. Das aktuelle Nachfrageprofil ist jedoch von der Volatilität des Konsumgütermarktes entkoppelt; es wird durch säkulare, mehrjährige Investitionszusagen von Hyperscalern getrieben, die ihre KI-Infrastruktur-Roadmaps bis 2028 und darüber hinaus festlegen.
Darüber hinaus haben die Stückkosten der KI-Speicher die Angebotsseite dauerhaft verändert. High-Bandwidth Memory (HBM) verbraucht etwa die dreifache Wafer-Kapazität von Standard-DRAM, was das Angebot an herkömmlichem Speicher strukturell verknappt und eine strikte Kapitaldisziplin im Sektor erzwingt. Derzeit erzielen Speicherhersteller bei Premium-HBM-Produkten Bruttomargen von nahezu 80 %. Doch selbst in einem normalisierten Zukunftsszenario, in dem LPDDR wieder Marktanteile gewinnt und die Margen auf etwa 60 % sinken, würde die Verdreifachung des Volumens zu einer 2,25-fachen absoluten Gewinnsteigerung für DRAM-Hersteller führen. Diese mathematische Realität schafft ein mehrjähriges Fundament für die Profitabilität der Branche und schützt die Anbieter effektiv vor den Nachfrageeinbrüchen, die die Industrie in der Vergangenheit belasteten.
Die HBM-Innovationsmauer und der bevorstehende Übergang zur Optik
Obwohl HBM der entscheidende Wegbereiter für den anfänglichen Boom der generativen KI war, stößt die Technologie zunehmend an eine harte physikalische und wirtschaftliche Decke. Aus technischer Sicht ist HBM eine grundlegend fehlerhafte Lösung für das Problem der I/O-Dichte. Die Architektur basiert auf vertikaler Stapelung und Through-Silicon Vias (TSVs), die eine erhebliche parasitäre Kapazität an den Kontaktstellen (Bump Capacitance) einführen. Diese Kapazität wirkt wie eine physikalische Bremse, die die Signalintegrität massiv verschlechtert und den Stromverbrauch der Physical Layer (PHY) bei steigenden Bandbreitenanforderungen auf ein unhaltbares Niveau treibt. Wir prognostizieren daher, dass HBM langfristig auslaufen wird und innerhalb der nächsten sieben bis zehn Jahre einen Volumenrückgang von bis zu 90 % gegenüber seinem Höchststand verzeichnen dürfte.
Dieser architektonische Wendepunkt wurde während der chaotischen Markteinführung von HBM4 deutlich. Als Nvidia für seine kommende Vera-Rubin-Architektur eine extrem hohe Pin-Geschwindigkeit von 11 Gigabit pro Sekunde vorgab – was 288 Gigabyte HBM4 pro GPU erfordert und auf eine Systembandbreite von über 20 Terabyte pro Sekunde abzielt –, wurden die ursprünglichen JEDEC-Spezifikationen sofort obsolet. Die Speicherhersteller kämpften mit diesen kurzfristigen Anforderungen. Berichten zufolge benötigte SK Hynix bis zu sechs Überarbeitungen des Basis-Dies unter Verwendung des N12-Knotens von Taiwan Semiconductor Manufacturing Company (TSMC), während Micron beim Versuch, einen internen DRAM-Prozess zu nutzen, mit akuten Ausfällen zu kämpfen hatte. Um die kurzfristige Lücke zu schließen, ist die Branche gezwungen, auf extrem teure Hybrid-Bonding-Verfahren zu setzen, um Micro-Bumps vollständig zu eliminieren – doch dies kaschiert lediglich vorübergehend den zugrunde liegenden architektonischen Mangel von gehäusegebundenem Speicher.
Die Revolution durch Co-Packaged Optics und disaggregierten Speicher
Die langfristige Lösung für die KI-Bandbreitenkrise ist die vollständige Disaggregation von Speicherpools mittels Co-Packaged Optics (CPO) und handelsüblichen LPDDR-PHYs. Wie durch Nvidias technische Präsentationen auf der International Solid-State Circuits Conference 2026 bestätigt, basiert der zukünftige Standard auf Clock-Forwarded-SerDes, die optische Verbindungen direkt ansteuern. Durch den Verzicht auf latenzintensive Empfänger-Entzerrungskomponenten und deren Ersatz durch einen einfachen Transimpedanzverstärker können Verbindungen eine Effizienz von unter 3 Picojoule pro Bit bei Reichweiten von bis zu 30 Metern erreichen. Dieser Paradigmenwechsel entkoppelt den Speicher vom ASIC-Gehäuse, was Logikchips einen deutlich größeren thermischen Spielraum verschafft und gleichzeitig die dynamische Zuweisung von Standard-LPDDR über gesamte Rechenzentrum-Cluster hinweg ermöglicht.
Dieser strukturelle Schwenk eröffnet enorme Chancen für führende Anbieter von Networking-IP und Custom Silicon, insbesondere Broadcom und Marvell. Zusammen kontrollieren diese beiden Unternehmen schätzungsweise 95 % des Marktes für KI-ASIC-Co-Design und verfügen über die kritische Silicon-Photonics-IP, die für den Übergang zu CPO erforderlich ist. Die Dynamik bei Broadcom ist beeindruckend: Das Unternehmen steuert bis zum Geschäftsjahr 2027 auf einen jährlichen Umsatz von 100 Milliarden Dollar durch Künstliche Intelligenz zu. Ähnlich erwartet Marvell, dass sein Bereich für kundenspezifische Chips bis zum Geschäftsjahr 2029 die 10-Milliarden-Dollar-Marke überschreiten wird, gestützt auf ihre branchenweit ersten 102,4 Terabit pro Sekunde schnellen KI-Switch-Chips. Zudem umgehen agile Herausforderer wie Positron die HBM-Grenzen bereits erfolgreich, indem sie handelsübliches LPDDR5X mit neuartigen Architekturen kombinieren, um die höchste Speicherbandbreite pro Millimeter aller derzeit auf dem Markt befindlichen KI-ASICs zu erreichen.
Samsungs struktureller Burggraben gegenüber spezialisierten Wettbewerbern
Während sich die Branche von den HBM-Beschränkungen hin zu tief integrierten optischen Lösungen bewegt, wird sich die Wettbewerbshierarchie unter den "Big Three"-Speicheranbietern verschieben. Zu Beginn des zweiten Quartals 2026 dominiert SK Hynix den HBM-Markt mit einem geschätzten Anteil von 58 %, stark gestützt durch mehrjährige Co-Entwicklungsverträge für Nvidias Vera-Rubin-Plattform. Samsung und Micron folgen als abgeschlagene Zweitplatzierte mit jeweils etwa 21 % Marktanteil. Aus Sicht der Ingenieurskunst und der langfristigen Kapitalallokation ist Samsung jedoch als der ultimative strukturelle Gewinner positioniert.
Samsung Electronics ist der einzige große DRAM-Hersteller, der über eine eigene Logik-Foundry (Device Solutions) und fundierte Expertise bei Hochgeschwindigkeits-Schnittstellen-IP verfügt. Während des Qualifizierungsprozesses für HBM4 profitierte Samsung massiv von der Nutzung seines internen SRF4X-Logikknotens, der den notwendigen Transistor-Leistungsspielraum bot, um parasitäre Kapazitäten weitaus effizienter zu bewältigen als die Konkurrenz. Entscheidend ist, dass Samsung Foundry offiziell die Serienreife seiner 300-Millimeter-Silicon-Photonics-Plattform bekannt gegeben hat und bis 2029 gezielt schlüsselfertige CPO-Dienstleistungen anstrebt. Da die Zukunft des Speichers auf einem strengen End-to-End-Kanal-Co-Design basiert – das den ASIC, die optische PHY und den Speichercontroller umfasst –, verschafft Samsungs Fähigkeit, den gesamten Stack intern zu optimieren, dem Unternehmen einen beispiellosen Vorteil.
Im Gegensatz dazu stehen SK Hynix und Micron vor einer existenziellen Margenbedrohung. Als reine Speicheranbieter ohne eigene fortschrittliche Logik-Foundries sind beide gezwungen, die zunehmend komplexe Herstellung der Basis-Dies an die teuren N3-Knoten von TSMC auszulagern, was ihre Margen dauerhaft unter Druck setzt. Noch alarmierender ist, dass ihr Mangel an internem Know-how in den Bereichen Silicon Photonics und Hochgeschwindigkeitssignalintegrität sie extrem anfällig für die bevorstehende optische Disruption macht. Die starke Konzentration von SK Hynix auf Nvidias kurzfristige HBM-Roadmap birgt ein erhebliches strukturelles Risiko, falls Rechenzentrum-Architekturen gehäusegebundenen Speicher zugunsten der disaggregierten optischen Pools aufgeben, für deren Unterstützung Samsung aktiv das Foundry-Ökosystem aufbaut.