ChipAgents-Transkript: Beschleunigung von RISC-V-Design und -Verifikation mit KI-Agenten
28. Mai 2025 – Präsentation bei RISC-V International
Die wachsende Komplexitätslücke im Halbleiterdesign
Mehir Arora: Kann man mich hören? Funktioniert dieses Mikrofon? Okay, es funktioniert. Fantastisch. Also, mein Name ist Mehir Arora. Ich komme von ChipAgents.ai. Wir sind ein Unternehmen für KI-gestützte Electronic Design Automation (EDA) – eines der ersten seiner Art. Wir konzentrieren uns auf agentenbasierte KI für das Hardware-Chipdesign und die Verifikation, und ich werde im Laufe dieser Präsentation genau erläutern, was das bedeutet.
Unser übergeordnetes Ziel adressiert ein Kernproblem, das derzeit jeder erlebt. Vor 30 Jahren arbeitete man vielleicht mit 10.000 Logikgattern, heute sind es mindestens 10 Milliarden. Wir erleben einen exponentiellen Anstieg der Chip-Komplexität und einen exponentiellen Anstieg der Anforderungen. Dennoch gibt es einen Mangel an Hardware-Ingenieuren. Es gibt keinen exponentiellen Zuwachs an Ingenieuren, der mit den steigenden Erwartungen an Hardware-Teams Schritt halten könnte, die heute vollständige SoCs (System-on-Chips) produzieren. Das sind gewaltige Systeme, die bei den größten KI-Systemen, die derzeit entwickelt werden, potenziell Billionen von Logikgattern erreichen.
Unser Ziel ist es, dass kleinere Teams durch den Einsatz von KI-Agenten mit Teams konkurrieren können, die fünfmal so groß sind. In etwa einem Jahr wird dieser Faktor eher bei 25 liegen. Wir werden sehen, wie Fünfer-Teams gegen 25-köpfige Teams antreten oder 20- bis 30-köpfige Teams gegen Gruppen von 100 bis 150 Personen bestehen können. Wir haben eine Vielzahl von Anwendungsfällen, die alle durch agentenbasierte KI ermöglicht werden. Das bedeutet, dass Sie eine vollständige Aufgabe von Anfang bis Ende an diese Systeme delegieren können. Sie führen diese dann asynchron für Sie aus.
Gezielte Anwendungsfälle für agentenbasierte KI im Hardware-Engineering
Jeder möchte etwas über die Anwendungsfälle erfahren, daher werde ich Ihnen gleich ein paar davon demonstrieren. Sie nehmen nicht viel Zeit in Anspruch. Einige unserer wichtigsten Anwendungsfälle ergeben sich daraus, dass es sich um ein sehr allgemeines Produkt mit vielen verschiedenen Funktionen handelt. Einer der interessantesten Aspekte ist, dass Sie beispielsweise Ihre Regressions-Logs auslesen können. Vielleicht führen Sie nächtliche Regressionstests durch. Sie können die Log-Ausgaben, Ihre Wellenformen (Waveforms), Ihr Design-under-Test und Ihr Testbench einlesen, und der Agent kann autonom die Ursache für diese Probleme ermitteln.
Es gibt auch großartige Möglichkeiten wie das Lesen von Spezifikationen, seien es interne Dokumente oder sehr umfangreiche Protokolle, die ausgereifte und öffentlich zugängliche Standards darstellen. Sie können diese Spezifikationen nutzen, um vollständige Verifikationspläne für das gesamte Design zu erstellen. Sie können diesen Verifikationsplan auch einlesen, um Dinge wie UVM-Coverage-Modelle, Sequenzen und Checker zu generieren. Zudem können Sie die Mikroarchitektur oder eine SystemC-Architektur einlesen und darauf basierend neue SystemVerilog-Module implementieren und integrieren. Wir ermöglichen all diese neuen Arbeitsabläufe.
Modernste Benchmarks und akademische Grundlagen
Jeder interessiert sich sehr für die Performance, daher werde ich kurz darauf eingehen. Unser Team stammt ursprünglich aus der akademischen Forschung. Unsere Gründer sind Professoren und Doktoranden der UC Santa Barbara. Ich bin ebenfalls Absolvent der UC Santa Barbara und komme ebenfalls aus der Forschung. Die anfängliche Arbeit basierte auf dem sogenannten SWE-bench, einem sehr bekannten Benchmark für KI-Agenten mit Fokus auf Python-Programmierung. Die verifizierte Version davon wurde gemeinsam mit Princeton und OpenAI erstellt. Unsere Gründer erzielten die führenden Ergebnisse in diesem SWE-bench-Benchmark, und nun haben wir den Sprung in den Hardware-Bereich vollzogen.
Die Folie auf dem Bildschirm zeigt eine Tabelle zu Verilog-Eval, einem von Nvidia entwickelten Benchmark für Agenten, die auf RTL-Ebene (Register-Transfer Level) arbeiten. Wir haben vor einigen Monaten die Spitzenwerte in diesem Benchmark erreicht. Das ist nun unsere Aufgabe: diese akademische Arbeit in ein Produkt zu überführen. Ich werde Ihnen nun eine kurze Demonstration unseres Systems geben. Um zu verdeutlichen, worum es in der Demonstration geht: Wir führen eine Ursachenanalyse (Root-Cause Analysis) durch und sprechen anschließend über die Erstellung von Testplänen und UVM-Coverage-Modellen.
Live-Demonstration: Wellenform-Ursachenanalyse und AXI-Testplanung
Für die Demonstration verwende ich ein AES-Modul (Advanced Encryption Standard), also ein Verschlüsselungsmodul. Es ist derzeit fehlerhaft, und wir wollen die Ursache anhand der Wellenformen finden. Gleichzeitig habe ich eine AXI-Protokollspezifikation von ARM und möchte all diese Verifikationsunterlagen zusammenstellen. Das werde ich jetzt für Sie tun.
Auf dem Bildschirm habe ich Visual Studio Code geöffnet. ChipAgents ist unser Flaggschiff-Produkt, das wir als Kommandozeilen-Utility bereitstellen. Während ich in Visual Studio Code arbeite, habe ich links und rechts ein Terminal geöffnet. Da wir nur 10 Minuten Zeit haben, werde ich diese Demonstrationen parallel ausführen.
Die erste Demonstration betrifft dieses AES-Verschlüsselungsmodul. Das Problem ist dieses AES-Modul hier, das lediglich das Top-Modul darstellt. Es gibt noch ein paar andere Module. Ich habe auch eine Testbench. Diese Testbench ist sehr einfach. Sie enthält diesen ersten Testfall hier und diese beiden weiteren Testfälle. Das Problem ist, dass der erste Testfall erfolgreich ist, der zweite jedoch fehlschlägt. Es ist ein besonders hartnäckiges Problem, aber glücklicherweise habe ich eine Wellenform, die dem Trace-Output dieses Laufs entspricht.
Dies ist meine Schnittstelle zu ChipAgents, die vollständig auf natürlicher Sprache basiert. Ich werde meinen Befehl an ChipAgents in natürlicher Sprache eingeben. Lassen Sie mich sicherstellen, dass ich mich im richtigen Verzeichnis befinde. Ich nehme diesen Prompt und wechsle in das ChipAgents AES-Verzeichnis. So, das wäre erledigt. Ich öffne ChipAgents und gebe dort den Prompt ein, wobei ich dem Agenten die Information gebe, dass der erste Testfall besteht und der zweite fehlschlägt. Ich möchte, dass er die Wellenform nutzt, um herauszufinden, was los ist.
Lassen Sie uns gleichzeitig einen Blick auf dieses AXI-Protokoll werfen. Dies ist eine 300-seitige Spezifikation, die ich von der ARM-Website für das gesamte AXI-Protokoll heruntergeladen habe. Was ich tun möchte, ist, die Protokollspezifikation zu lesen und einen Testplan im Markdown-Format zu schreiben. Ich möchte auch das UVM-Coverage-Modell und die UVM-Sequenzen schreiben, und ich habe ein paar Anforderungen an diese Sequenzen. Ich drücke auch hier auf Enter, und der gesamte Prozess wird gestartet. Ich führe diese beiden Dinge parallel aus, da wir nicht viel Zeit haben, und auf diese Weise kann ich ausführlich darüber sprechen, was hier passiert.
Detailliertes Debugging des AES-Verschlüsselungsmoduls
Lassen Sie mich zuerst über die Wellenformen und ihre Möglichkeiten sprechen. Sie sehen, dass der Agent die testbench.vcd untersucht. Eine der ersten Fragen, die wir erhalten, ist: Welche anderen Wellenformformate unterstützen Sie? Wir unterstützen FSDBs, und viele andere Wellenformformate sind in Planung. Derzeit unterstützen wir FSDBs über die Verdi-Bibliotheken zur Wellenformbetrachtung.
Sie können sehen, dass der Agent diese Wellenformdatei analysiert. Er betrachtet eine Reihe verschiedener Signale, die in der VCD-Wellenform enthalten sind, und untersucht zudem eine Reihe verschiedener Dateien, einschließlich der eigentlichen Kernkomponenten des AES-Verschlüsselungsmoduls.
Während das läuft, löse ich kurz ein Verzeichnisproblem für die AXI-Spezifikation. Ich war im falschen Verzeichnis. So, das ist die AXI-Spezifikation. Jetzt werde ich ihn anweisen, die AXI-Spezifikation zu lesen und einen Markdown-Testplan, UVM-Sequenzen und ein Coverage-Modell zu schreiben. Ich habe die Verzeichnisse versehentlich vertauscht, aber das ist in Ordnung, da die Wellenformanalyse bereits abgeschlossen ist. Das Ergebnis ist sehr, sehr interessant.
Gehen wir die Wellenformanalyse durch. Um es zu wiederholen: ChipAgents liest die Wellenform. Er liest die verschiedenen Dateien, die mit dem AES verknüpft sind, und führt von dort aus eine Ursachenanalyse durch. Dies ist die Wellenformanalyse, die am Ende herausgekommen ist. Das Hauptproblem liegt tatsächlich in der Zustandsmaschine (State Machine) des AES-128-Verschlüsselungsmoduls. In der Stufe "Add Round Key", wenn der Rundenzähler gleich NR minus 1 ist, was die letzte Runde darstellt, setzt er zwar das Ciphertext- und das Done-Flag korrekt, aber er setzt die Stufe fälschlicherweise auf "Sub Bytes" statt auf "Idle". Das ist das Kernproblem.
Der Agent liefert mir sogar den Beweis innerhalb der Wellenform. Er gibt mir den genauen Zeitstempel in Pikosekunden an, der von Interesse ist, wo er mir spezifisch das Done-Signal und auch den fehlerhaften Stufenübergang anzeigt. Er nennt mir auch die anderen Zeitstempel, die ich betrachten kann, um den Ciphertext zu untersuchen. Hier in der Ausgabe zeigt er mir, wie er von 4 auf 1, dann auf 2 und wieder zurück auf 4 springt, obwohl er eigentlich auf Stufe 0 übergehen sollte. Er hebt die eigentliche Ursache im Code zwischen den Zeilen 80 und 90 hervor. Der Fehler ist deutlich sichtbar. Diese Zeile hier muss auf 0 geändert werden, und er erläutert mir auch die Auswirkungen.
Abschließend fasst ChipAgents unsere Ergebnisse zusammen, und Sie sehen, dass er die gesamte Ursachenanalyse autonom abgeschlossen hat. Das ist für uns sehr spannend. Wir haben mehrere gewerbliche Kunden, die ChipAgents bereits auf diese Weise nutzen – sie nehmen die Regressionsausgaben aus nächtlichen Testläufen, speisen die Wellenform und die Design-Dateien in ChipAgents ein und isolieren dann die Fehlerursache.
Automatisierung von AXI-Testplänen und UVM-Sequenzgenerierung
Aber das ist nicht das Einzige, was ChipAgents kann, auch wenn es sehr aufregend ist. Weitere Funktionen von ChipAgents umfassen das Zusammenstellen dieses gesamten Testplans für mich, woran er im Hintergrund gearbeitet hat. Lassen Sie mich die Erstellung dieser Datei akzeptieren, und dann werde ich genau durchgehen, was passiert ist. Während wir uns mit dem Rest befasst haben, hat ChipAgents am AXI-Protokoll gearbeitet. Er hat dieses AXI-Protokoll gelesen, das Inhaltsverzeichnis geprüft, die wichtigsten AXI-Kanäle und deren Zwecke, die AXI-Übergangstypen und die wichtigsten Aspekte analysiert. Nun hat er diesen sehr umfangreichen AXI-Testplan für mich zusammengestellt. In der Zwischenzeit habe ich ihn auch gebeten, diese UVM-Sequenzen zu erstellen.
Kurz gesagt, ich werde über den eigentlichen AXI-Testplan sprechen. Ich formatiere ihn hier in Markdown, damit jeder einige der Funktionen sehen kann. Sie sehen, dass er den Testplan schön in diesen Markdown-Tabellen aufgelistet hat. Das war meine Anforderung; ich wollte es in Markdown haben. Er erfasst alle spezifischen Details über die AXI-Schnittstelle. Hier sind zum Beispiel alle Informationen über die Kanal-Handshakes und alle verschiedenen Handshakes, die auf allen Kanälen durchgeführt werden. Hier sind Takt und Reset, die Schreibanfrage-Kanäle und die Schreibdaten-Kanäle.
Ich kann ein wenig nach unten scrollen zu interessanteren Dingen. Wir haben all diese verschiedenen Burst-Typen, die im AXI aufgelistet sind, zusammen mit verschiedenen Speicherattributen, verschiedenen Schutz- und Sicherheitstypen, Transaktions-IDs, Anforderungsreihenfolgen sowie exklusiven und atomaren Zugriffen. Es gibt eine Menge Informationen, die er aus dieser Spezifikation extrahieren musste. Diese Spezifikation umfasst 300 Seiten, und der Agent hat diesen Verifikationsplan direkt vor Ihren Augen erstellt. Das existierte vorher nicht; keine dieser Unterlagen war vorher vorhanden.
Wir haben dieses System auf beliebigen Skalen, Größen und Dokumentenmengen getestet. Sie können ihm Tausende von Seiten geben; Ethernet umfasst zum Beispiel 3.000 Seiten. ChipAgents bewältigt das problemlos und erstellt Testpläne für Sie, oder Sie können Abfragen stellen, um Informationen über diese Spezifikationen zu erhalten. Dies ist auch sehr nützlich, wenn Sie andere sehr lange Dokumente oder potenziell ganze Codebasen abfragen. Auf der Verifikationsseite ist beispielsweise das Verständnis des RTL ein großer Engpass. Sie können Hunderte von Dateien in ChipAgents einspeisen, und er wird sie alle durchsuchen und Ihnen Antworten zum Datenfluss geben.
Gleichzeitig hat ChipAgents diese sehr lange Reihe von Transaktionen für mich zusammengestellt. Lassen Sie mich ganz nach oben scrollen, um den Pfad zu finden. Hier sind die UVM-Sequenzen. Wir können alle möglichen Teile der UVM-Testbench abdecken, aber ich werde nur die eigentlichen Sequenzen zeigen. Dies ist eine 800 Zeilen lange Verilog-Datei, die gerade für Sie erstellt wurde – aus dem Nichts, basierend auf nichts weiter als der Spezifikation und dem daraus erstellten Testplan. Sie enthält die Basis-Sequenzen, die Schreibsequenzen mit einer Reihe verschiedener Constraints, die Lesesequenzen und so weiter. Ich könnte weiter durchscrollen, aber Sie werden sehen, dass all diese Sequenzen direkt mit dem vorliegenden Testplan übereinstimmen.
Die Zukunft der Electronic Design Automation
ChipAgents leistet noch viel mehr. Zusammenfassend lässt sich sagen, dass wir derzeit das einzige Unternehmen weltweit sind, das dieses wichtige Problem in der Electronic Design Automation angeht. Das Kernproblem in der Hardware besteht darin, dass die Erwartungen an Hardware-Teams exponentiell steigen. Die Mitarbeiter müssen in der Lage sein, riesige Mengen an Informationen und Daten zu verarbeiten und diese in umfangreiche Verifikationsunterlagen zu überführen. Sie müssen eine enorme Menge an Debugging und Design leisten.
Wir haben dieses System entwickelt, damit Teams sich so fühlen können, als wären sie fünf- oder zehnmal so groß. Das ist unsere Aufgabe, und das sind die Fortschritte, die wir bisher erzielen konnten. Wir haben bereits viele gewerbliche Kunden, die ChipAgents nutzen. Das ist die Zukunft der EDA, und deshalb freuen wir uns, daran zu arbeiten. Vielen Dank.