DruckFin

Cadence CEO:AIエージェントは基盤ツールの利用を拡大させる――IP事業はついに世界水準へ

Bank of Americaグローバル・テクノロジー・カンファレンス(2026年6月3日)――Cadence Design SystemsのAnirudh Devgan CEOが、AIによる破壊的イノベーションへの懸念が根本的に誤りである理由を解説

AIがEDA(電子設計自動化)ソフトウェアの需要を食いつぶすのではないかという議論は、Cadence Design Systemsにとって長年の懸念材料となってきた。CEOのAnirudh Devgan氏は、水曜日に開催されたBank of Americaグローバル・テクノロジー・カンファレンスにおいて、この懸念に対してこれまでで最も直接的な反論を展開した。その論理は、投資家がリスクと機会の両面を再考する上で重要な意味を持つ。

エージェント型AIが基盤ツールの消費を拡大させる理由

Devgan氏が提示した核心的な洞察は、直感に反するようだが、実際の顧客行動に基づいている。AIエージェントがRTL(レジスタ転送レベル)コードを自律的に記述する際、そのコードが正確であることを検証する必要がある。この検証プロセスには、Cadenceのシミュレーションツール「Xcelium」や形式検証ツール「Jasper」が不可欠となる。その結果、エージェント型のワークフローは基盤ツールの利用を減少させるのではなく、むしろ拡大させているとDevgan氏は説明した。同氏はNVIDIAをその証拠として挙げ、COMPUTEXでJensen Huang氏がCadenceについて言及したことに触れた。「『ChipStack』がRTLを書く際、実際にはJasperやXceliumの使用頻度が増す。つまり、非エージェント型の世界と比べて、基盤ツールの利用数は増加しているのだ」

この論理の根拠となるのが、同氏が提唱する「3層ケーキ」モデルだ。最上層にエージェント型AI、中層に「信頼できる唯一の情報源(Ground Truth)」となるツール、そして最下層にコンピュートとデータが位置する。単純なタスクであればLLM(大規模言語モデル)がすべてを処理できるかもしれないが、チップ設計は単純ではない。「我々のケースは電子レンジのようなものではない。原子炉のようなものだ。ロボットが大量にやってきたとしても、彼らは原子炉を自作するわけではない。原子炉をより効率的に活用するようになるだけだ」

強気材料の2つ目は、基礎となるワークロードの指数関数的な性質だ。Devgan氏が最近のプレゼンテーションから引用したTSMCのロードマップによれば、チップとパッケージを組み合わせたシステムにおけるトランジスタ数は、今後5年間で48倍から50倍に増加する。ある主要顧客はCadenceに対し、チップ世代が進化するごとに2倍のエンジニアが必要になると伝えており、この人員増のペースは現実的ではない。AIエージェントはこの負荷を軽減し、設計を可能にする役割を果たす。ワークロードが横ばいの世界であれば自動化はライセンス数の減少を意味するが、需要が指数関数的に増大するCadenceの世界においては、自動化こそが市場を機能させる鍵となる。

単なる効率化ツールではない、新たなTAMの創出

Devgan氏は、RTL向け「ChipStack」や「ViraStack」、「InnoStack」といったエージェント型製品が、既存ライセンスの焼き直しではなく、真のTAM(獲得可能な最大市場規模)の拡大を意味することを強調した。「RTLを記述するツールはこれまで存在しなかった。つまり、購入対象となる新たなTAMが生まれたということだ」。同氏はその商業的論理を「相乗的」と表現する。新しいエージェント層がそれ自体で収益を生み出すだけでなく、その上で基盤ツールスタックの消費を段階的に押し上げるためだ。

こうしたエージェント型フローへの取り組みはすでに広がりを見せている。Devgan氏はQualcommやMediaTekなど、多くの大手顧客がChipStackの導入に積極的に参加していると述べ、その需要が従来の半導体企業だけでなく、ハイパースケーラー、アナログ・ミックスドシグナル企業、システム企業にまで同時に広がっていることを指摘した。

IP事業:過去を認め、現在に自信

会話の中で最も率直な議論が交わされたのは、これまで競合に後れを取っていたCadenceのIP事業についてだった。Devgan氏は弁解しなかった。「正直に言って、当初は意図的にIPへの投資を抑えていた。まずはEDAで確実に強固な地位を築きたかったからだ」。CEO就任後の最初の4年間、同氏はEDAを優先させた。コアツールの強みがあれば、他のすべては後からついてくると考えたからだ。

それ以来、IP戦略は意図的に絞り込まれている。Cadenceは、最先端ノードにおける5つの主要IP(DDRメモリサブシステム、PCIe、UCIe(チップ間相互接続)、HBM、SerDes)に注力している。その理由は、最大手の顧客はクラス最高のものだけを求めており、中途半端に幅広いポートフォリオには関心がないからだ。最大手企業で勝利を収めれば、市場の他の層にも波及効果が生まれる。Devgan氏によれば、成功の鍵はR&Dチームの質にある。「ようやくIP部門も世界水準になったと確信している。以前はそうではなかった」。インターフェースが標準化される中、PPA(性能、消費電力、面積)が最大の競争差別化要因となっており、Cadenceは今やそのギャップを埋めたと自負している。

この再配置を後押しする構造的な追い風には、チップレットの分離がある。これにより、UCIeのようなインターコネクトIPの戦略的価値が高まっている。また、IntelやSamsungといった、これまでアクセスが限定的だった企業への顧客基盤の拡大も、同氏が「有意義な新たな機会」と位置づける重要な要素だ。

内部生産性の向上――マージン向上のシグナル

Devgan氏は、Cadenceのマージン推移に直結する、異例なほど具体的な内部生産性目標を提示した。同社の3,000人規模のIPグループは、自社開発のエージェント型ツールを導入しており、少なくとも2倍の生産性向上を目指している。同氏が示した計算式は、プロジェクトごとの人員を30%削減し、スケジュールを30%短縮することで、0.7×0.7=約0.5(生産性2倍)を実現するというものだ。「一部の顧客からは0.5×0.5、つまり4倍の効率化を求められている」

この成果はすでに財務に表れている。増分営業利益率は60%に達しており、同社の報告ベースの営業利益率(約44~45%)を大きく上回っている。同氏は、約1万5,000人の全従業員(顧客対応のアプリケーションエンジニア4,000人、コアR&D 7,000人を含む)が、ClaudeやCodexといった標準的なAIコーディングツールと、同社独自のAIスタックの恩恵を受けていると述べた。これは、営業レバレッジが一時的なイベントではなく、構造的かつ継続的なものであることを示唆している。

設計活動と競争環境

Devgan氏は、現在の設計環境を「自身が経験した中で最も強力なもの」と評し、3つの力が同時に働いていると説明した。第一に、ハイパースケーラーのチップ設計活動が再加速していること。Googleのカスタムシリコンの成功や、Xiaomiのように独自のチップ、自動車、ロボット、LLMモデルを垂直統合する中国企業の躍進が、業界全体の競争を促している。第二に、アナログ、メモリ、産業機器をカバーする従来の半導体エンド市場が回復基調にあること。第三に、これまで浸透が限定的だった顧客層にCadenceが食い込んでいることだ。

TSMCの価格上昇や設計の複雑化が設計開始数を抑制するのではないかという懸念に対し、Devgan氏は否定的な見解を示した。「価値は非常に高い」。同氏は、垂直統合の経済性こそがより強力な推進力であると指摘する。BYD、Nio、XPengはいずれもCadenceの顧客であり、彼らの設計意欲は縮小するどころか拡大している。

フィジカルAI:実現まで3~7年、しかし設計はすでに始まっている

Devgan氏は数年前から「フィジカルAI(物理世界を制御するAI)」の重要性を説いており、信頼を得るまでに時間がかかったことを認めた。同氏の視点では、市場が完全に実現するまでには3~7年かかるが、設計サイクルを考慮すれば、顧客との関与はすでに始まっている。同氏はTesla、Rivian、BYD、Nio、XPeng、Xiaomiを、自律システムやロボティクス向けシリコンの構造的な構築に積極的に参加している企業として挙げた。また、ADIやTIといったアナログ企業も初期の恩恵を受けていると指摘した。

同氏のポートフォリオ戦略の主張は、データセンター向けAIとフィジカルAIの両方にまたがるCadenceの立ち位置が、量に左右されやすい純粋な半導体ビジネスにはない耐性を提供しているというものだ。「たとえ状況が少し悪化したとしても、Cadenceにとっては追い風であり続けるはずだ」。同氏の枠組みにおいて、フィジカルAIへの注力とは、現在の波を乗りこなしつつ、次の波を取りこぼさないための戦略である。

競争環境における立ち位置

Synopsysとの競争力について直接問われると、Devgan氏は外交的な中立を装うことはなかった。同氏は、アナログ、デジタル、検証、パッケージングのすべてをカバーする唯一のベンダーであるという点で、CadenceがコアEDAにおいて優位にあると主張した。この幅の広さは、PPA要求が最も厳しいTSMCのエコシステムにおいて特に顕著だという。IP分野ではシェア拡大が続いており、ハードウェアエミュレーションの「Palladium」プラットフォームも独自性の高い製品だ。「投資家にはこう伝えている。『両社に投資することもできるが、Cadenceにもっと投資すべきだ』と」。それが客観的かどうかと詰め寄られると、同氏はこう付け加えた。「過去5年を振り返れば、それが真実であることもまた明らかだ」

Cadenceは、厳しい環境下でも過去5年間で約15%の売上高年平均成長率(CAGR)を達成してきた。設計環境の強化、エージェント型によるTAM拡大、IPシェアの獲得、内部生産性のレバレッジという組み合わせが、現在のモメンタムの持続性を裏付けているとDevgan氏は主張する。ただし同氏は、会社として1年ごとのガイダンスを出しており、複数年の公約は行わないと慎重な姿勢も見せた。同氏の言葉を借りれば、現在の環境は「おそらくこれまでで最高」の状態にある。

免責事項: この記事は情報提供のみを目的としており、投資アドバイスや有価証券の売買、保有を推奨するものではありません。 当社のアナリストは企業イベントに関する詳細な情報を提供しますが、間違いを犯す可能性もあるため、常に独自のデューデリジェンスを行ってください。 表明された見解や意見は、必ずしもDruckFinのものを反映するものではありません。 当社は、ここに使用されているすべての情報を独自に検証したわけではなく、誤りや欠落が含まれている可能性があります。 投資決定を下す前に、資格のある財務アドバイザーにご相談ください。 DruckFinおよびその関連会社は、このコンテンツへの依存から生じるいかなる損失に対しても責任を負いません。 完全な規約については、利用規約をご覧ください。