ChipAgents登壇：AIエージェントによるRISC-V設計・検証の加速
2025年5月28日 - RISC-V Internationalプレゼンテーション
半導体設計における複雑化のギャップ
Mehir Arora氏：声は聞こえていますか？マイクは入っていますか？大丈夫ですね。ありがとうございます。ChipAgents.aiのMehir Aroraです。当社はAIを活用した電子設計自動化（EDA）企業であり、この分野における先駆的な存在です。私たちはハードウェアのチップ設計および検証のためのエージェント型AIに注力しており、本プレゼンテーションを通じてその詳細を説明します。
私たちの究極の目標は、誰もが直面している核心的な課題に端を発しています。30年前であれば1万個の論理ゲートを扱っていたかもしれませんが、現在は少なくとも100億個の論理ゲートを扱う時代です。チップの複雑さは指数関数的に増大し、要求も同様に高まっています。しかし、ハードウェアエンジニアの数は増えていません。現在、フルサイズのSoC（システム・オン・チップ）を製造するハードウェアチームに課せられる指数関数的な期待に対し、エンジニアの供給は追いついていないのです。これらは極めて巨大なシステムであり、現在生産されている最大規模のAIシステムでは、論理ゲート数が数兆個に達することもあります。
私たちの目標は、AIエージェントを活用することで、小規模なチームが5倍の規模のチームと競合できるようにすることです。約1年後には、その差は25倍程度まで拡大するでしょう。5人のチームが25人のチームと対等に渡り合い、20～30人のチームが100～150人のチームと競えるようになるはずです。エージェント型AIによって実現されるユースケースは多岐にわたります。これは、エンドツーエンドのタスク全体をシステムに委任し、非同期で実行させることが可能になることを意味します。
ハードウェアエンジニアリングにおけるエージェント型AIの活用事例
皆様が関心をお持ちのユースケースについて、いくつか実演を交えて紹介します。時間はそれほどかかりません。当社の製品は汎用性が高く、多様な機能を備えているため、際立ったユースケースがいくつか存在します。興味深い例として、回帰テスト（レグレッション）のログ解析が挙げられます。毎晩大量の回帰テストを実行している場合、そのログ出力や波形データ、テスト対象の設計（DUT）、テストベンチを読み込ませることで、エージェントが自律的に問題の根本原因を特定できます。
また、仕様書の読み込みも強力な機能です。社内仕様書であれ、成熟し公開されている大規模なプロトコル標準であれ、仕様書を読み込ませることで、設計全体の検証計画を作成できます。さらに、その検証計画を基に、UVMのカバレッジモデルやシーケンス、チェッカーを生成することも可能です。加えて、マイクロアーキテクチャやSystemCアーキテクチャを読み込み、新しいSystemVerilogモジュールを実装・統合することもできます。私たちは、これらすべての新しいフローを実現します。
最先端のベンチマークと学術的基盤
皆様が関心をお持ちのパフォーマンスについても触れておきます。当社のチームは学術界出身です。創業者はカリフォルニア大学サンタバーバラ校（UCSB）の教授や大学院生であり、私も同校の卒業生として研究サイドから参画しました。初期の研究は、Pythonプログラミングに特化したAIエージェントの有名なベンチマークである「SWE-bench」を基に行われました。その検証版はプリンストン大学とOpenAIによって共同構築されたものです。創業者はこのSWE-benchでトップレベルの成果を収め、現在はハードウェア分野へと活動の場を移しています。
画面のスライドは、Nvidiaが作成したRTL（レジスタ転送レベル）タスク向けベンチマーク「Verilog-Eval」の表です。数ヶ月前、私たちはこのベンチマークで最先端の成果を達成しました。現在の私たちの課題は、この学術的な成果を製品化することです。それでは、システムのデモンストレーションを行います。根本原因の分析と、テスト計画およびUVMカバレッジモデルの生成についてお見せします。
ライブデモ：波形による根本原因分析とAXIテスト計画
デモでは、暗号化モジュールであるAES（Advanced Encryption Standard）モジュールを使用します。現在このモジュールは故障しており、波形から根本原因を特定します。同時に、ARMから入手したAXIプロトコル仕様書を用いて、検証関連資料を作成します。今すぐ実行します。
画面にはVisual Studio Codeを開いています。当社の主力製品であるChipAgentsは、コマンドラインユーティリティとしてデプロイされます。Visual Studio Code内で左右にターミナルを開いています。10分という限られた時間ですので、これらのデモを並行して実行します。
最初のデモは、このAES暗号化モジュールに関するものです。問題は、このAESモジュールのトップモジュールにあります。他にもいくつかのモジュールがあり、テストベンチも用意しています。テストベンチは非常にシンプルで、テストケースが2つあります。1つ目はパスしますが、2つ目が失敗します。厄介な問題ですが、幸いにもこの実行時のトレース出力に対応する波形データがあります。
これがChipAgentsのインターフェースで、完全に自然言語ベースです。自然言語でChipAgentsにコマンドを入力します。ディレクトリが正しいか確認し、ChipAgentsのAESディレクトリに移動します。そこでChipAgentsを起動し、1つ目のテストケースはパスし、2つ目が失敗したという情報を与えます。波形データを使用して何が起きているか特定するよう指示します。
同時に、AXIプロトコルも確認しましょう。これはARMのウェブサイトからダウンロードした300ページのAXIプロトコル仕様書です。この仕様書を読み込み、Markdown形式のテスト計画を作成します。さらにUVMカバレッジモデルとUVMシーケンスも作成させます。これらも実行を開始します。時間が限られているため並行して処理を行いますが、その間に状況を解説します。
AES暗号化モジュールの詳細デバッグ
まず、波形データとその機能について説明します。エージェントが「testbench.vcd」を解析しているのがわかります。よく受ける質問として「他の波形フォーマットに対応しているか」というものがありますが、FSDBなど他のフォーマットにも対応予定です。現在はVerdiの波形ビューイングライブラリを通じてFSDBをサポートしています。
エージェントが波形ファイルを解析し、VCDに含まれる複数の信号、およびAES暗号化モジュールのコアコンポーネントを含む複数のファイルを検証しています。
実行中にAXI仕様書のディレクトリ問題を解決します。先ほどディレクトリを間違えていました。これでAXI仕様書が読み込めます。先ほどと同じ指示を出し、テスト計画、UVMシーケンス、カバレッジモデルを作成させます。ディレクトリの指定ミスがありましたが、波形解析はすでに完了しています。非常に興味深い結果が出ています。
波形解析の結果を見てみましょう。ChipAgentsは波形を読み込み、AESに関連するファイルを解析して根本原因を特定しました。解析結果によると、主な問題はAES-128暗号化モジュールのステートマシンにあります。「Add Round Key」ステージにおいて、ラウンドカウンターが「NR-1」（最終ラウンド）に等しい場合、暗号文と完了フラグは正しく設定されますが、ステージが「Idle」ではなく「Sub Bytes」に誤って設定されています。これが核心的な問題です。
エージェントは波形内の証拠も提示してくれます。特定のピコ秒単位のタイムスタンプを示し、完了信号とステージ遷移の誤りについて指摘しています。暗号文を確認するための他のタイムスタンプも教えてくれます。出力を見ると、ステージ0に遷移すべきところで、4、1、2、そして再び4へと循環しているのがわかります。コードの80行目から90行目の間で根本原因が強調されており、バグが明確に示されています。この行を0に変更する必要があり、その影響についても説明されています。
最後に、ChipAgentsは結果を要約し、自律的に根本原因分析を完了しました。これは非常にエキサイティングな成果です。すでに複数の商用顧客が、毎晩の回帰テスト出力をChipAgentsに入力し、波形とDUTファイルを読み込ませて根本原因を特定するという手法で活用しています。
AXIテスト計画とUVMシーケンス生成の自動化
ChipAgentsの機能はこれだけではありません。バックグラウンドでAXIプロトコルのテスト計画作成も完了しました。このファイルの作成を受け入れ、内容を確認します。ChipAgentsはAXIプロトコルを読み込み、目次、主要なAXIチャネルとその目的、遷移タイプ、重要な側面をチェックしました。そして、大規模なAXIテスト計画を作成しました。同時にUVMシーケンスの作成も完了しています。
AXIテスト計画について簡単に説明します。Markdown形式でフォーマットしました。ご覧の通り、Markdownの表形式で綺麗に列挙されています。AXIインターフェースに関する詳細な情報がすべて網羅されています。例えば、チャネルのハンドシェイク情報、クロックとリセット、書き込みリクエストチャネル、書き込みデータチャネルなどです。
下にスクロールすると、より興味深い内容があります。AXIのバーストタイプ、メモリ属性、保護・セキュリティタイプ、トランザクションID、リクエスト順序、排他およびアトミックアクセスなどが網羅されています。300ページの仕様書からこれだけの情報を抽出しました。この検証計画は以前は存在しなかったものです。
私たちはこのシステムを、任意の規模、任意の数のドキュメントでテストしてきました。例えば、3,000ページのイーサネット仕様書のような膨大な資料でも、ChipAgentsは問題なく処理し、テスト計画を作成したり、仕様に関するクエリに回答したりできます。これは、コードベース全体のような非常に長い文書を扱う際にも有用です。検証において、RTLの理解は大きなボトルネックですが、数百のファイルを読み込ませることで、データフローに関する回答を得ることができます。
同時に、ChipAgentsは非常に長い一連のトランザクションを作成しました。UVMシーケンスを見てみましょう。UVMテストベンチのあらゆる部分に対応可能ですが、ここではシーケンスを紹介します。これは仕様書とテスト計画から生成された800行のVerilogファイルです。ベースシーケンス、制約付きの書き込みシーケンス、読み込みシーケンスなどが含まれています。これらはすべて、作成されたテスト計画と直接整合しています。
電子設計自動化の未来
ChipAgentsはさらに多くの可能性を秘めています。要約すると、私たちは現在、電子設計自動化におけるこの重要な課題に取り組んでいる世界で唯一の企業です。ハードウェア開発における核心的な問題は、チームに対する指数関数的な期待です。膨大な情報とデータを処理し、それを大量の検証資料に変換し、デバッグと設計をこなす必要があります。
私たちが構築したこのシステムは、チームが5倍、あるいは10倍の規模であるかのように機能することを可能にします。それが私たちの使命であり、これまでの進捗です。すでに多くの商用顧客がChipAgentsを活用しています。これがEDAの未来であり、私たちが開発に情熱を注ぐ理由です。ご清聴ありがとうございました。