CEO Cadence: AI-agents zorgen juist voor méér gebruik van basistools — en de IP-tak is eindelijk van wereldklasse
Bank of America Global Technology Conference, 3 juni 2026 — CEO Anirudh Devgan van Cadence Design Systems ontkracht de vrees dat AI de sector zal ontwrichten: hij ziet juist enorme kansen.
De discussie over de vraag of AI de vraag naar EDA-software zal kannibaliseren, hangt al langer als een schaduw boven Cadence Design Systems. CEO Anirudh Devgan greep zijn optreden tijdens de Bank of America Global Technology Conference op woensdag aan om die vrees direct te weerleggen. Zijn logica is cruciaal voor beleggers, omdat deze de visie op zowel de risico's als de kansen fundamenteel verandert.
Waarom agentic AI het gebruik van basistools juist stimuleert
Het kerninzicht dat Devgan deelde, is contra-intuïtief maar gebaseerd op geobserveerd klantgedrag. Wanneer AI-agents autonoom RTL-code schrijven, moet die code nog steeds worden geverifieerd. Die verificatie verloopt via de Xcelium-simulatie en Jasper-formele verificatietools van Cadence. Het resultaat, zo legde Devgan uit, is dat agentic workflows leiden tot méér gebruik van basistools, niet minder. Hij wees daarbij direct naar NVIDIA als bewijslast en haalde Jensen Huang aan die Cadence tijdens COMPUTEX in het zonnetje zette: "Wanneer ChipStack RTL schrijft, gebruikt het in feite meer Jasper en meer Xcelium. Het aantal basistools dat wordt gebruikt, stijgt dus in vergelijking met een wereld zonder agents."
Zijn raamwerk hiervoor rust op wat hij de 'drielagentaart' noemt: de agentic AI-laag aan de top, de 'ground truth'-tools in het midden, en compute en data aan de basis. Voor eenvoudige taken kan een LLM het hele proces afhandelen. Maar chipontwerp is niet eenvoudig. "In ons geval zijn we geen magnetron. We zijn een kernreactor. Als er een groep robots komt, gaan zij geen kernreactoren bouwen. Ze gaan kernreactoren op een effectievere manier gebruiken."
Het tweede argument voor zijn optimisme is het exponentiële karakter van de onderliggende workload. De roadmap van TSMC laat zien dat het aantal transistors in chip-plus-package-systemen de komende vijf jaar met een factor 48 tot 50 zal toenemen. Een grote klant vertelde Cadence dat elke opeenvolgende chipgeneratie twee keer zoveel ingenieurs vereist — een personeelsbehoefte die simpelweg onhaalbaar is. AI-agents remmen die curve af en maken de ontwerpen überhaupt mogelijk. In een wereld waar de werklast gelijk blijft, zou meer automatisering betekenen dat er minder licenties nodig zijn. In de wereld van Cadence, waar de vraag exponentieel is, is automatisering de motor die de markt draaiende houdt.
Een nieuwe TAM, meer dan alleen een efficiëntietool
Devgan was duidelijk: de agentic producten — ChipStack voor RTL, ViraStack en InnoStack — betekenen een echte uitbreiding van de TAM (Total Addressable Market), en niet slechts een herverpakking van bestaande licenties. "We hadden voorheen geen tools om RTL te schrijven; het is dus een nieuwe markt om aan te boren." Hij omschreef de commerciële logica als multiplicatief: de nieuwe agentic laag genereert op zichzelf inkomsten en drijft daarbovenop het incrementele verbruik van de basistools aan.
De betrokkenheid bij deze agentic flows is al breed. Devgan noemde Qualcomm, MediaTek en een reeks andere grote klanten als actieve gebruikers van ChipStack-implementaties. De vraag komt volgens hem van traditionele halfgeleiderbedrijven, hyperscalers, analoge en mixed-signal-huizen en systeemfabrikanten tegelijkertijd.
IP: Eerlijk over het verleden, zelfverzekerd over het heden
Het meest openhartige deel van het gesprek betrof de IP-tak van Cadence, die historisch gezien achterbleef bij de concurrentie. Devgan ontweek de vraag niet. "Ik heb in het begin bewust minder in IP geïnvesteerd, om eerlijk te zijn, omdat we eerst zeker wilden weten dat we uitblonken in EDA." Hij besteedde zijn eerste vier jaar als CEO aan het prioriteren van EDA, vanuit de visie dat al het andere zou volgen zodra de kernactiviteit stond als een huis.
De IP-strategie die sindsdien is ontstaan, is bewust smal. Cadence richt zich op vijf sterproducten op geavanceerde nodes: DDR-geheugensubsystemen, PCIe, UCIe (chip-to-chip interconnect), HBM en SerDes. De redenering is dat de grootste klanten 'best-in-class' willen en niet geïnteresseerd zijn in een breed maar middelmatig portfolio. Winnen bij de grootste spelers creëert een aanzuigende werking voor de rest van de markt. De belangrijkste variabele is volgens Devgan de kwaliteit van het R&D-team. "Ik geloof eindelijk dat het IP-team van wereldklasse is. Dat was het voorheen niet." Bij gestandaardiseerde interfaces is PPA — performance, power en area — de voornaamste concurrentiefactor, en Cadence is ervan overtuigd dat het die achterstand heeft ingelopen.
De structurele rugwind voor deze herpositionering komt voort uit 'chiplet disaggregation', wat interconnect-IP zoals UCIe strategisch waardevoller maakt, en de verbreding van het klantenbestand met namen als Intel en Samsung. Devgan noemde dit betekenisvolle nieuwe kansen waar het bedrijf voorheen beperkt toegang toe had.
Interne productiviteit als bewijs — en signaal voor marges
Devgan gaf een ongebruikelijk specifiek intern productiviteitsdoel dat directe gevolgen heeft voor de marges van Cadence. De 3.000 man sterke IP-afdeling werkt inmiddels met de eigen agentic tools, met als doel een productiviteitsverbetering van minimaal 2x. De rekensom: een vermindering van 30% in personeel per project gecombineerd met een tijdsbesparing van 30% levert een vermenigvuldiger van 0,7 x 0,7 op, oftewel bijna 2x. "Sommige klanten vertelden me dat ze naar 0,5 x 0,5 streven — dat is dus 4x."
Hij merkte op dat dit al zichtbaar is in de cijfers. De incrementele operationele marges liggen op 60%, ruim boven de gerapporteerde operationele marge van het bedrijf van circa 44% tot 45%. Hij omschreef het bredere personeelsbestand van ongeveer 15.000 medewerkers — inclusief 4.000 applicatie-engineers en 7.000 R&D-specialisten — als ontvangers van standaard AI-codingtools zoals Claude en Codex, naast de eigen agentic stack. De implicatie is dat de operationele hefboomwerking structureel en aanhoudend is, en geen eenmalig effect.
Ontwerpactiviteit en het competitieve landschap
Devgan noemde de huidige omgeving voor chipontwerp de sterkste die hij ooit heeft gezien, gedreven door drie krachten. Ten eerste is de ontwerpactiviteit bij hyperscalers opnieuw versneld; het succes van Google met eigen silicium en Chinese verticaal geïntegreerde spelers — hij noemde Xiaomi specifiek als "zeer indrukwekkend" met hun eigen chips, auto's, robots en LLM-modellen — dwingt de rest van de industrie tot een competitieve reactie. Ten tweede zijn de traditionele halfgeleidermarkten voor analoog, geheugen en industrie aan het herstellen. Ten derde heeft Cadence nu actieve kansen bij klanten waar het bedrijf voorheen nauwelijks voet aan de grond had.
Op de vraag of de stijgende prijzen en complexiteit van TSMC het aantal nieuwe ontwerpen kunnen remmen, reageerde Devgan afwijzend. "De waarde is zeer hoog," zei hij, wijzend op de economische voordelen van verticalisering als de krachtigere drijfveer. Bedrijven als BYD, Nio en XPeng zijn allemaal klant bij Cadence, en hun ambities op het gebied van ontwerp nemen alleen maar toe.
Fysieke AI: Nog 3 tot 7 jaar, maar de ontwerpen starten nu
Devgan pleit al jaren voor 'fysieke AI' en erkende dat het tijd kostte om geloofwaardigheid op te bouwen. Zijn visie blijft dat de markt nog 3 tot 7 jaar verwijderd is van volledige realisatie, maar dat de ontwerpscyclus betekent dat de klantbetrokkenheid al in volle gang is. Hij noemde Tesla, Rivian, BYD, Nio, XPeng en Xiaomi als actieve deelnemers aan wat hij ziet als een structurele opbouw van silicium voor autonome systemen en robotica. Hij wees ook op analoge spelers als ADI en TI als vroege begunstigden.
Zijn argument voor het portfolio is dat de positionering van Cadence in zowel datacenter-AI als fysieke AI een mate van veerkracht biedt die puur volume-gedreven halfgeleiderbedrijven missen. "Zelfs als het economisch wat minder gaat, zou het voor Cadence Design goed moeten blijven gaan." De focus op fysieke AI is er volgens hem op gericht de volgende golf niet te missen terwijl het bedrijf de huidige uitvoert.
Concurrentiepositie
Gevraagd naar de concurrentiedynamiek met Synopsys deed Devgan geen moeite voor diplomatieke neutraliteit. Hij stelde dat Cadence een voorsprong heeft in EDA omdat het de enige leverancier is met volledige dekking op het gebied van analoog, digitaal, verificatie en packaging — een breedte die volgens hem vooral zichtbaar is in het ecosysteem van TSMC, waar de eisen aan PPA het hoogst zijn. Op het gebied van IP wint het bedrijf marktaandeel. Wat hardware-emulatie betreft, omschreef hij het Palladium-platform als een uniek aanbod. "Wat ik tegen beleggers zeg is: ja, je kunt in beide investeren, maar investeer gewoon meer in Cadence." Toen hij werd gevraagd of dat objectief was, voegde hij eraan toe: "Het is ook gewoon waar, als je terugkijkt naar de afgelopen vijf jaar."
Cadence heeft de afgelopen vijf jaar een gemiddelde jaarlijkse omzetgroei (CAGR) van ongeveer 15% gerealiseerd in een wisselende markt. De combinatie van een sterker klimaat voor chipontwerp, de uitbreiding van de TAM door agentic AI, marktaandeelwinst in IP en interne productiviteitswinst geeft Devgan de basis om te stellen dat het huidige momentum duurzaam is — al benadrukte hij dat het bedrijf per jaar stuurt en geen meerjarige toezeggingen doet. De omgeving is, zoals hij het verwoordde, "waarschijnlijk de beste die we ooit hebben gehad."